

М. Ф. ПОНОМАРЕВ

Конструкции и расчет микросхем и микроэлементов ЭВА

Допущено Министерством высшего
и среднего специального образования СССР
в качестве учебника для студентов вузов,
обучающихся по специальности
«Конструирование и производство
электронно-вычислительной аппаратуры»

ББК 32.844.1
П56
УДК 621.382+621.3.049.77

Пономарев М. Ф.

П56 Конструкции и расчет микросхем и микроэлементов ЭВА: Учебник для вузов. — М.: Радио и связь, 1982. — 288 с.

90 к.

Рассмотрены конструкции гибридных и полупроводниковых интегральных микросхем, их элементов и основы их конструирования: обеспечение функциональной точности, тепловые режимы, паразитные связи и помехи, надежность, технико-экономические аспекты конструирования и производства, методики разработки конструкций.

Для студентов вузов. Может быть полезен инженерно-техническим работникам электронной и радиотехнической промышленности.

П 2403000000-002
046(01)-82 75-82

ББК 32.844.1
6Ф0.3

Рецензенты: кафедра «Полупроводники и диэлектрики» Киевского политехнического института (зав. кафедрой Ю. М. Калниболотский) и зам. главного инженера НИИЦЭВТ Б. И. Ермолаев

Литературы по электронной технике

Федорович Пономарев

КОНСТРУКЦИИ И РАСЧЕТ МИКРОСХЕМ
И МИКРОЭЛЕМЕНТОВ ЭВА

Редактор И. М. Волкова

Обл. художника В. В. Волкова

Технический редактор Р. А. Ключков

Корректор К. Г. Игумнова

Корректор О. И. Галанова

ИБ № 127

Сдано в набор 19.06.81 г. Подп. в печ. 16.10.81 г.
Т-25480 Формат 60×90/16 Бумага типогр. № 2 Гарнитура литературная
Печать высокая Усл. печ. л. 18,0 Усл. кр.-отт. 18,0 Уч.-изд. л. 19,7 Тираж 15 000 экз.
Изд. № 19479 Зак. № 113 Цена 90 к.
Издательство «Радио и связь», 101000 Москва, Чистопрудный бульвар, д. 2

Типография издательства «Радио и связь» Госкомиздата СССР
101000 Москва, ул. Кирова, д. 40

© Издательство «Радио и связь», 1982.

ПРЕДИСЛОВИЕ

Электронно-вычислительная аппаратура четвертого поколения строится на основе интегральных микросхем (ИС) среднего и большого уровня интеграции, содержащих от десятков до нескольких тысяч простейших логических элементов. В такой аппаратуре применяют ИС как широкого применения, выпускаемые в большом количестве специализированными предприятиями и предназначенные для использования в самой разнообразной электронно-вычислительной аппаратуре (ЭВА), так и частного применения, выпускаемые малыми сериями заводами-изготовителями электронно-вычислительной аппаратуры и предназначенные для использования в конкретных разработках.

Необходимость в ИС частного применения определяется особыми требованиями к их электрическим параметрам, характеристикам и конструкциям: например, выполнение специфических функциональных преобразований или обработка информации по определенной программе (полупостоянные запоминающие устройства); обеспечение повышенной точности и стабильности (преобразователи код—аналог, аналог—код) или повышенного уровня мощности (источники вторичного электропитания, устройства управления). Кроме того, в ИС частного применения необходимые функциональные преобразования информации могут осуществляться на основе современных достижений оптоэлектроники, магнитоэлектроники, криоэлектроники с использованием оригинальных конструкторско-технологических решений.

В связи с ограниченным потреблением ИС частного применения и быстро изменяющейся их номенклатурой организация производства таких микросхем на специализированных предприятиях нерентабельна — их разрабатывают и производят предприятия-разработчики ЭВА. В решении этой задачи ведущая роль принадлежит конструкторам-технологам ЭВА (специальность 0648). Для подготовки специалистов в области конструирования ИС учебной программой предусмотрен курс «Конструкции и расчет микросхем и микроэлементов ЭВА». В соответствии с типовой программой этой дисциплины (индекс УМУТ-6/907, 1976 г.) в предлагаемом учебнике рассмотрены конструкции элементов и компонентов ИС, методики их расчета, основы конструирования и расчета гибридных и полупроводниковых ИС.

В связи с наметившейся тенденцией более широкого использования полупроводниковых ИС и БИС частного применения в ЭВА автор уделил достаточно большое внимание вопросам конструиро-

вания полупроводниковых ИС. Однако в книге не приведены детальные методики проектирования активных элементов полупроводниковых ИС, потому что обычно разработка ИС и БИС частного применения осуществляется применительно к полупроводниковым структурам, формируемым по типовым технологическим процессам. В этом случае конструктор в основном решает топологические задачи, так как электрофизические параметры и геометрические размеры слоев в поперечном сечении полупроводниковой структуры заранее известны. Заданные электрические параметры активных и пассивных элементов обеспечиваются правильным выбором их топологии и соответствующих геометрических размеров полупроводниковых областей.

Кроме того, в учебнике рассматриваются только особенности применения ЭВМ при проектировании микросхем, так как основы автоматизированного размещения элементов, трассировки межсоединений и контроля качества топологии изучаются в предшествующем курсе «Автоматизация конструирования».

В заключение хотелось бы отметить, что в названии учебной дисциплины и соответственно книги применен не общепринятый для электроники термин «микроэлементы ЭВА». Под микроэлементами здесь подразумеваются микроминиатюрные навесные активные и пассивные электрорадиоэлементы (транзисторы, резисторы, конденсаторы, индуктивности и др.).

Автор выражает благодарность сотрудникам кафедры конструирования радиоэлектронной аппаратуры Таганрогского радиотехнического института, оказавшим помощь в подготовке рукописи, а также рецензентам кандидатам технических наук Б. И. Ермолаеву и Ю. Д. Кобцеву за ценные замечания, позволившие улучшить качество рукописи.

ВВЕДЕНИЕ

Бурное развитие радиоэлектроники и электронно-вычислительной техники выявило противоречия между сложностью решаемых задач, с одной стороны, и надежностью, массой, габаритами, потребляемой мощностью и стоимостью, с другой стороны.

Электронно-вычислительная аппаратура (ЭВА) первого поколения, построенная на электронных лампах, отличалась громоздкостью и крайне низкой надежностью. Значительный прогресс в повышении надежности, снижении массы, габаритов и потребляемой мощности был достигнут благодаря применению дискретных полупроводниковых приборов, на базе которых строилась электронно-вычислительная аппаратура второго поколения.

Однако действительно революционные преобразования в области архитектуры, конструирования и производства ЭВА, позволившие в значительной степени разрешить вышеуказанные противоречия, произошли благодаря развитию в конце 60-х годов нового научно-технического направления в области электроники — микроэлектроники. Микроэлектроника возникла и развивается на базе последних достижений физики твердого тела, технологии полупроводникового производства и производства тонких и толстых пленок. Дальнейшее развитие получил модульный метод конструирования ЭВА. Микроэлектроника выдвинула новый принцип конструирования и производства модулей низшего ранга — принцип конструктивно-технологической интеграции (объединения). Была создана элементная база электронной аппаратуры третьего и четвертого поколений — интегральные микросхемы (ИС).

В аппаратуре на дискретных элементах (резисторах, конденсаторах, диодах, транзисторах) каждый элемент имеет самостоятельное основание или корпус и конструктивно законченное оформление. В общем случае элементы изготавливаются порознь и поставляются предприятиями-изготовителями на предприятия, выпускающие аппаратуру. С помощью проволочных выводов и печатной платы эти элементы объединяются в функциональный модуль.

В интегральных микросхемах элементы принципиальной электрической схемы и их электрические соединения реализуются с помощью пленочной или полупроводниковой технологии групповым методом на поверхности или в объеме общего диэлектрического или полупроводникового основания (подложки) и с целью герметизации и защиты от механических воздействий помещаются в общий корпус.

Применение прецизионной технологии изготовления элементов конструкции микросхемы дало возможность резко снизить массу и габариты базового модуля. Существенное сокращение количества контактов, высокая культура производства, герметизация и малая масса модуля обеспечивают высокую надежность. Групповые методы массового производства даже при достаточно высоком уровне брака позволяют снизить стоимость функционального модуля. Снижение потребляемой мощности достигается за счет снижения питающих напряжений (1...5 В) и потребляемых токов, а также уменьшения размеров элементов микросхемы.

В соответствии с ГОСТ 17021—75 «Микросхемы интегральные. Термины и определения» приняты следующие основные определения.

Интегральная микросхема — это микроэлектронное изделие, выполняющее определенную функцию преобразования и обработки сигналов и имеющее высокую плотность упаковки электрически соединенных элементов (или элементов и компонентов) и (или) кристаллов; которое с точки зрения требований к испытаниям, приемке и эксплуатации рассматривается как единое целое.

Элемент интегральной микросхемы — это часть интегральной микросхемы, реализующая функцию какого-либо электрорадиоэлемента (резистора, конденсатора, диода, транзистора), которая выполнена нераздельно от кристалла или подложки и не может быть выделена как самостоятельное изделие с точки зрения требований к испытаниям, приемке, поставке и эксплуатации.

Компонент интегральной микросхемы — это часть ИС, реализующая функцию электрорадиоэлемента, которая может быть выделена как самостоятельное изделие с точки зрения требований к испытаниям, приемке и эксплуатации. К компонентам относятся бескорпусные транзисторы и диоды, специальные типы навесных конденсаторов, малогабаритные катушки индуктивности и трансформаторы.

Интегральные микросхемы классифицируются по различным признакам. В соответствии с ГОСТ 18682—73 «Микросхемы интегральные. Классификация и система условных обозначений» принято деление микросхем на три группы: полупроводниковые (1; 5; 7); гибридные (2; 4; 6; 8) и прочие (3) (пленочные, вакуумные и др.).

Полупроводниковая интегральная микросхема — это ИС, все элементы и межэлементные соединения которой выполнены в объеме и на поверхности полупроводника. На рис. В.1, а и б показаны два варианта конструктивно-технологической реализации элементов электрической схемы (рис. В.1, в). В первом варианте (рис. В.1, а) резистор и транзистор сформированы в приповерхностном слое полупроводника. Одна из обкладок конденсатора также сформирована в приповерхностном слое полупроводника (n^+ -слой), а вторая выполнена в виде тонкой металлической пленки, нанесенной на поверхность диэлектрика конденсатора (слой SiO_2). Во втором варианте (рис. В.1, б) транзистор сформирован в припо-

верхностном слое методами полупроводниковой технологии, а пассивные элементы R и C изготовлены методом тонкопленочной технологии. Номера контактных площадок 1, 2, 3, 4 соответствуют номерам выводов принципиальной схемы.




Рис. В.1. Структура (а, б), электрическая принципиальная схема (в) и конструкции (з) полупроводниковых интегральных микросхем:

1 — полупроводниковая подложка p -типа; 2 — металлизация торцевой области подложки; 3 — полупроводниковые резисторы (слой полупроводника p -типа); 4 — $n-p-n$ -транзистор; 5 — конденсатор с термически выращенным диэлектриком SiO_2 ; 6 — изолирующая пленка SiO_2 ; 7 — тонкопленочные резисторы; 8 — тонкопленочный конденсатор с напыленным диэлектриком

Часть полупроводниковой пластины (подложки), в объеме и на поверхности которой сформированы элементы полупроводниковой микросхемы, межэлементные соединения и контактные площадки, называется кристаллом интегральной микросхемы.

Полупроводниковые ИС характеризуются высокой надежностью, малыми массами и габаритами, возможностью применения групповых методов производства почти на всех стадиях изготовления. Современная технология позволяет формировать сотни тысяч элементов в объеме и на поверхности полупроводниковых кри-

сталлов. Для производства полупроводниковых ИС требуются большие капитальные вложения, поэтому при их разработке и изготовлении экономически выгодно кооперация разработчиков аппаратуры и изготовителей полупроводниковых ИС.

В основном применяется два вида полупроводниковых ИС, различающихся типом активных элементов: на биполярных транзисторах и на полевых транзисторах с изолированным затвором (МДП-транзисторах). В последнее время появились комбинированные ИС — на биполярных и полевых транзисторах с *p-n*-переходом, характеризующихся высоким входным сопротивлением, низким уровнем шумов и повышенной радиационной стойкостью.

Пленочная интегральная микросхема — это ИС, все элементы которой выполнены в виде пленок. Методами пленочной технологии реализуются только пассивные элементы микросхем (резисторы, конденсаторы, индуктивности). В настоящее время пленочные активные элементы (транзисторы и диоды) отсутствуют. Это объясняется сильной деградацией вольт-амперных характеристик и параметров активных элементов, сформированных на основе поликристаллических пленок.

Гибридная интегральная микросхема (ГИС) — это ИС, в которой применяются пленочные пассивные элементы и навесные компоненты (резисторы, конденсаторы и бескорпусные полупроводниковые приборы — диоды, транзисторы, кристаллы полупроводниковых ИС). В гибридных ИС электрические связи между элементами, компонентами и кристаллами осуществляются с помощью пленочного и (или) проволоочного монтажа. Примеры реализации ГИС приведены на рис. В.2, В.3. В конструкции, изобра-

Гибридная интегральная схема, как правило, выполняет определенное функциональное преобразование информации.

Широкое применение пленочных и гибридных ИС частного применения обусловлено следующими их преимуществами: простотой изготовления; низкой стоимостью и малой трудоемкостью опе-




Рис. В.3. Конструкция многослойной ГИС (БГИС):

1 — кристалл (бескорпусная полупроводниковая интегральная схема); 2, 3 — многослойные коммутационные платы; 4 — ободок; 5 — выводы корпуса; 6 — межплатные перемычки.

раций; сравнительно невысокими первоначальными капитальными затратами, необходимыми для организации производства; малой длительностью производственного цикла от момента получения заказа до изготовления изделия; возможностью изготовления надежных элементов с достаточно широким диапазоном номиналов и высокими рабочими характеристиками (точностью, стабильностью и др.), а также микросхем с повышенным уровнем рассеиваемой мощности.

Метод гибридизации открывает широкие возможности комплексного использования тонко- и толстопленочных элементов, разнообразных компонентов и кристаллов, пленочных коммутационных плат для создания достаточно сложных устройств в виде микронэлектронных модулей — больших гибридных интегральных схем (БГИС) и микросборок (МСБ). МСБ относятся к устройствам частного применения, так как их используют для улучшения показателей миниатюризации конкретной РЭА и ЭВА. В отличие от гибридной интегральной схемы МСБ может не иметь собственного корпуса. Защита ее элементов и компонентов от внешних воздействий производится на уровне блока, состоящего из нескольких микросборок.

Для оценки сложности ИС вводится показатель степени интеграции k , который характеризуется количеством содержащихся в ней элементов и компонентов N : $k = \lg N$. Интегральная микросхема первой степени интеграции (ИС1) содержит до 10 элементов; второй степени интеграции (ИС2) — свыше 10 до 100; третьей степени интеграции (ИС3) — свыше 100 до 1000; четвертой степени интеграции — свыше 1000 до 10 000; пятой степени интеграции — свыше 10 000 до 100 000 элементов. ИС, содержащие свыше 100 элементов на кристалле или более 100 кристаллов с низким уровнем интеграции, расположенных на одной подложке, называются большими интегральными микросхемами (БИС).

Исходя из особенностей конструкции элементов защиты от внешних воздействий (влаги, пыли, газы, механические воздейст-




Рис. В.2. Структура (а), электрическая принципиальная схема (б) и конструкция (в) гибридной микросхемы:

1 — подложка; 2 — пленочные резисторы; 3 — пленочный конденсатор; 4 — бескорпусный *p-n-p*-транзистор с проволоочными выводами; 5 — прослойка клея.

женной на рис. В.2, используются пленочные резисторы $R1$ и $R2$ и конденсатор C , навесной бескорпусной транзистор с проволоочными выводами и периферийные контактные площадки 1, 2, 3, 4. Подложка с расположенными на ее поверхности пленочными элементами, пленочными коммутационными проводниками и контактными площадками называется платой.

вия и др.) микросхемы подразделяют на *корпусированные* и *бескорпусные*. В первом случае применяются специальные корпуса, во втором — подложки с элементами или кристаллы заливаются компаундом.

По функциональному назначению интегральные микросхемы подразделяются на *цифровые* (логические), *аналоговые* (линейные) и *СВЧ микросхемы*, по применимости в аппаратуре — на изделия широкого и частного (специального) применения.

Первые разработки ИС относятся к 1958—1960 гг. Начиная с 1961 г. осуществляется серийное производство пленочных и полупроводниковых ИС. Почти за два десятилетия достигнуты громадные успехи в области микроэлектроники. Созданы крупные научные центры по проблемным вопросам, построены крупные предприятия для серийного и массового производства ИС широкого применения. Для производства ИС частного применения создаются цехи и участки на предприятиях радиотехнической, приборостроительной и других отраслей промышленности, выпускающих электронно-вычислительную аппаратуру.

Разработано и освоено производство нескольких сотен разновидностей линейных и логических ИС. Выпускаемые отечественной промышленностью ИС применяются в самой разнообразной радиоэлектронной и электронно-вычислительной аппаратуре — от космических аппаратов до карманных микро-ЭВМ. Перспективными планами развития народного хозяйства СССР предусмотрено создание ЭВА четвертого и пятого поколений на базе широкого применения больших интегральных схем.

ГЛАВА 1

Элементы и компоненты гибридных интегральных микросхем

§ 1.1. Резисторы

Пленочные резисторы являются наиболее распространенными элементами ГИС. Они характеризуются следующими параметрами: номинальным сопротивлением $R_{ном}$ и допустимыми отклонениями от номинала $\pm \delta (\Delta R/R)_{доп}$ или диапазоном допустимых значений сопротивлений $R_{max} \dots R_{min}$, температурным коэффициентом сопротивления α_R , коэффициентом старения $K_{ст R}$, рабочим напряжением $U_{раб}$ и рассеиваемой мощностью P , паразитными индуктивностью L_R и емкостью C_R , надежностью*), интервалом рабочих температур $T_{min} \dots T_{max}$ и др.

В ГИС применяются тонкопленочные и толстопленочные резисторы с простой прямоугольной и сложной формой (типа «меандр» и др.). Сначала рассмотрим основные соотношения, связывающие электрические параметры прямоугольных резисторов со свойствами материалов и геометрическими размерами элементов конструкции, а также методику их расчета. Эти соотношения, в основном, справедливы и для резисторов со сложной формой. Особенности конструкций и расчета таких резисторов будут рассмотрены ниже.

Пленочные резисторы прямоугольной формы. Резистор представляет собой участок резистивной пленки шириной b и толщиной d , длина которого l ограничена двумя контактными площадками, перекрывающими резистивную пленку на участках длиной l_k (рис. 1.1.1).





Рис. 1.1.1. Конструкция пленочного резистора прямоугольной формы:

1 — резистивная пленка; 2 — проводник; 3 — области контактов резистивной пленки с металлическими пленками



Значение сопротивления пленочного резистора определяется:

$$R = \rho_V (l/bd) + 2 R_k \quad (1.1.1)$$

*) Надежность резисторов рассматривается в § 3.5.

где ρ_v — удельное объемное сопротивление; R_k — переходное сопротивление областей контактов резистивной и проводящей пленок. У высокоомных резисторов сопротивление областей контактов обычно значительно меньше сопротивления резистивной пленки, поэтому

$$R = (\rho_v/d)(l/b) = \rho_{\square} K_{\Phi}, \quad (1.1.2)$$

где $\rho_{\square} = \rho_v/d$ — удельное поверхностное сопротивление (сопротивление квадрата пленки толщиной d); $K_{\Phi} = l/b$ — коэффициент формы резистора.

Удельное поверхностное сопротивление тонких пленок ρ_{\square} для наиболее широко применяемых материалов лежит в пределах от 100 до 10 000 Ом/кв. (Ом/□), толстых пленок толщиной от 15 до 25 мкм — от 10 Ом/□ до 1 МОм/□.

Коэффициент формы прямоугольных резисторов $K_{\Phi} = 0,1 \dots 100$. Для высокоомных резисторов необходимы большие значения K_{Φ} . Повышение K_{Φ} возможно уменьшением b и увеличением l . Значения b ограничены по минимуму возможностями технологии (табл. 1.1.1), требованиями к точности сопротивления и рассеиваемой мощностью (при $K_{\Phi} > 1$), а значения l ограничены по максимуму как возможностями технологии, так и приемлемыми габаритными размерами резисторов. Например, при формировании тонкопленочных резисторов с помощью биметаллических трафаретов $K_{\Phi \max} \approx 10$, так как длинные щели в трафарете снижают жесткость его конструкции. Низкие значения K_{Φ} в основном ограничиваются приемлемыми габаритными размерами низкоомных резисторов при технологических ограничениях на минимальные расстояния между контактными площадками l (см. табл. 1.1.1).

Размеры контактной области должны выбираться такими, чтобы при наихудших сочетаниях геометрических размеров резистивного слоя и контактных площадок резистивная и проводящая пленки перекрывались (табл. 1.1.1) и обеспечивалось малое переходное сопротивление контакта в низкоомных резисторах ($R < 10$ Ом).

Эквивалентная электрическая схема области контакта показана на рис. 1.1.2. Здесь $r_1 = \rho_{\square 1}/b$, $r_2 = \rho_{\square 2}/b$ — погонные сопротив-





Рис. 1.1.2. Конструкция (а) и эквивалентная электрическая схема (б) области контакта проводящей и резистивной пленок:
1 — проводящая пленка; 2 — область переходного электрического контакта; 3 — резистивная пленка; 4 — подложка


Таблица 1.1.1

Основные конструкторские требования и технологические ограничения

Фрагмент топологии	Требование	Ограничение для данных технологических методов формирования контуров							
		М	Ф	МФ	ЭИ	ТА	ТП	8	
1	2	±0,01	±0,01	±0,01	±0,01	±0,01	±0,01	±0,01	±0,1
		0,1	0,1	0,1	0,15	0,05	0,15	0,05	0,8
		0,3	0,1	0,3	0,3	0,1	0,3	0,1	0,8
		0,3	0,1	0,3	0,1	0,05	0,1	0,05	0,3
		10	100	30	100	100	100	100	—
		0,2	0,1	0,2	0,1	0,1	0,1	0,1	0,4
		0,5	0,2	0,5	0,4	0,2	0,4	0,2	0,1
		0,2	0,1	0,2	0,1	0,1	0,1	0,1	0,1

Точность изготовления линейных размеров пленочных элементов и расстояний между ними $\delta(\Delta l)$, $\delta(\Delta b)$ и др. при расположении пленочных элементов в одном слое, мм
 Минимально допустимый размер резистора, мм
 l
 Минимально допустимые расстояния между пленочными элементами, расположенными в одном слое, мм
 a , мм
 Максимально допустимое соотношение размеров, l/b
 Минимально допустимое расстояние между пленочными элементами, расположенными в разных слоях, мм
 $l_{\text{ме}}$, мм
 Минимальное расстояние от пленочных элементов до края платы $l_{\text{эл}}$, мм
 Перекрывание для совмещения пленочных элементов, расположенных в разных слоях $l_{\text{д}}$, мм



1	2	3	4	5	6	7	8
	Минимально допустимые расстояния, мм: между краем диэлектрика и краем нижней обкладки конденсатора $l_{до}$ — между краями верхней и нижней обкладок конденсатора $l_{до}$ между краем диэлектрика и соединением вывода конденсатора с другим пленочным элементом $l_{дв}$	0,1 0,2 0,3	0,1 0,2 0,3	0,1 0,2 0,3	0,1 0,2 0,3	0,1 0,2 0,3	0,2 0,2 0,4
	Минимальная площадь перекрытия обкладок конденсаторов, мм ²	$0,5 \times 0,5$	$0,5 \times 0,5$	$0,5 \times 0,5$	$0,5 \times 0,5$	$0,5 \times 0,5$	$1,0 \times 1,0$
	Минимально допустимая ширина проводников b , мм: тонкопленочных толстопленочных при токе 6 А 3 А 2 А 1 А 0,3 А	0,1 — — — — —	0,05 — — — — —	0,1 — — — — —	— — — — — —	— — — — — —	0,05 — — — — —
Минимальные размеры контактных площадок (мм) для приварки проволочных проводников или проволочных выводов навесных элементов при диаметре проволоки, мкм: 25 { для одного проводника 50 { для двух проводников 100 { для двух проводников	0,15×0,1 0,2×0,2 0,2×0,15 0,25×0,25 0,25×0,2 0,3×0,3	— — — — — —	— — — — — —	— — — — — —	— — — — — —	— — — — — —	— — — — — —

Примечание: М — масочный, Ф — фотолитографический, МФ — смешанный (масочный + фотолитографический), ЭИ — электронно-лучевой, ТА — танталовая технология, ТП — толстопленочная технология

ления резистивной и проводящей пленок соответственно; $q_k = b/\rho_k$ — проводимость единицы длины переходного слоя между резистивной и проводящей пленками, обусловленного наличием окислов и интерметаллических соединений с повышенным содержанием на границе раздела двух пленок; ρ_k — сопротивление квадрата переходного контактного слоя току, протекающему перпендикулярно его поверхности (поперек контакта) ($\rho_k \approx 0,25 \text{ Ом} \cdot \text{мм}^2$); $\rho_{\square 1} = \rho_{\square}$, $\rho_{\square 2}$ — удельные поверхностные сопротивления резистивной и проводящей пленок.

Величина R_k определяется по формуле, полученной в результате анализа электрической модели переходной области контакта в виде структуры с распределенными параметрами (рис. 1.1.2), с учетом того, что обычно $r_2 < r_1$ [11],

$$R_k = (\rho_{\square} \rho_k)^{0,5} / (b \operatorname{th} \psi l_k),$$

где $\psi \approx (\rho_{\square} / \rho_k)^{0,5}$; l_k — длина области контакта. При увеличении ψl_k величина $\operatorname{th} \psi l_k$ стремится к единице, следовательно, минимальное значение переходного сопротивления контакта

$$R_{k \min} \approx (\rho_{\square} \rho_k)^{0,5} / b.$$

Величина R_k отличается от $R_{k \min}$ на 10% при $\operatorname{th} \psi l_k = 0,9$, т. е. при $\psi l_k = 1,5$. На основании этого соотношения можно дать рекомендацию по выбору длины области взаимного перекрытия резистивной и проводящей пленок:

$$l_k \geq 1,5 / \psi = 1,5 (\rho_k / \rho_{\square})^{0,5}. \quad (1.1.3)$$

Из выражения (1.1.3) видно, что с увеличением удельного поверхностного сопротивления резистивной пленки необходимая длина области контакта уменьшается.

Относительное изменение сопротивления пленочного резистора, вызванное любыми дестабилизирующими факторами, можно определить из выражения (1.1.2):

$$\frac{\Delta R}{R} = \frac{\Delta \rho_{\square}}{\rho_{\square}} + \frac{\Delta K_{\Phi}}{K_{\Phi}} - \frac{\Delta \rho_{\square}}{\rho_{\square}} + \frac{\Delta l}{l} - \frac{\Delta b}{b}. \quad (1.1.4)$$

В процессе производства возможны случайные отклонения ρ в результате неточности технологического режима (температура, время процесса), неравномерного распределения наносимого материала по поверхности подложки, нарушения стехиометрического состава материала. Отклонения геометрических размеров l и b обусловлены разбросом геометрических размеров приспособлений, используемых для формообразования контура резистора (трафареты, фотшаблоны, устройства совмещения) и рядом других причин, связанных с особенностями технологического процесса (подпыление под маску и растравливание контура при производстве тонкопленочных резисторов, растекание пасты в процессе термообработки при производстве толстопленочных резисторов и т. п.).

В большинстве случаев отклонения ρ_{\square} , l и b происходят при взаимно независимых технологических операциях, поэтому корре-

ляционные связи между этими отклонениями отсутствуют. Систематическая (математическое ожидание) $M(\Delta R/R)_{пр}$ и случайная (относительное среднеквадратическое отклонение) $\sigma_{R пр}$ составляющие производственной погрешности в относительной форме определяются по следующим формулам:

$$M(\Delta R/R)_{пр} = M(\Delta \rho_{\square}/\rho_{\square}) + M(\Delta l/l) - M(\Delta b/b); \quad (1.1.5)$$

$$\bar{\sigma}_{R пр} = \sigma_{R пр}/R = (\bar{\sigma}_{\rho_{\square}}^2 + \bar{\sigma}_l^2 + \bar{\sigma}_b^2)^{0.5}, \quad (1.1.6)$$

где $\bar{\sigma}_{\rho_{\square}} = \sigma_{\rho_{\square}}/\rho_{\square}$, $\bar{\sigma}_l = \sigma_l/l$, $\bar{\sigma}_b = \sigma_b/b$ и $\sigma_{\rho_{\square}}$, σ_l , σ_b — относительные и абсолютные среднеквадратические отклонения ρ_{\square} , l и b соответственно.

В условиях серийного и массового производства ИС используется высокопроизводительное оборудование со специальными приспособлениями, обеспечивающими достаточно равномерное распределение толщины пленок по поверхности подложки. Контуры пленок формируются с помощью масок. При отлаженном технологическом процессе производства пленочных резисторов законы распределения погрешностей ρ_{\square} , l , b и R близки к нормальному, а систематические составляющие погрешностей малы: $M(\Delta \rho_{\square}) \approx M(\Delta l) \approx M(\Delta b) \approx 0$ и $M(\Delta R/R)_{пр} \approx 0$. В качестве номинальных принимаются расчетные величины ρ_{\square} , l и b , которые при вышеуказанных замечаниях равны соответствующим математическим ожиданиям. В дальнейших расчетных соотношениях с целью упрощения записи индекс «ном» при ρ_{\square} , l и b не используется.

Из (1.1.6) можно определить ширину поля рассеяния при широко принимаемой величине гарантированной надежности $r_r = 0.9973$, определяющей вероятность попадания случайного значения R в интервал $R_{мин} \dots R_{макс}$:

$$\delta \left(\frac{\Delta R}{R} \right)_{пр} \approx \left[\delta^2 \left(\frac{\Delta \rho_{\square}}{\rho_{\square}} \right) + \delta^2 \left(\frac{\Delta l}{l} \right) + \delta^2 \left(\frac{\Delta b}{b} \right) \right]^{0.5}. \quad (1.1.7)$$

Здесь и в дальнейшем знак δ обозначает половину поля рассеяния. Относительная погрешность $\delta(\Delta \rho_{\square}/\rho_{\square}) = \pm 3\sigma_{\rho_{\square}}$ и абсолютные погрешности $\delta(\Delta l) = \pm 3\sigma_l$, $\delta(\Delta b) = \pm 3\sigma_b$ определяются возможностями производства и обычно известны из предварительного эксперимента.

При заданных $\delta(\Delta R/R)_{пр доп}$, $\delta(\Delta \rho_{\square}/\rho_{\square})$, $\delta(\Delta l)$ и $\delta(\Delta b)$ из (1.1.6) можно определить допустимое значение геометрической погрешности:

$$\begin{aligned} \bar{\sigma}_{r доп}^2 &= \bar{\sigma}_{K_{\Phi}}^2 = \bar{\sigma}_l^2 + \bar{\sigma}_b^2 = (\bar{\sigma}_R пр)_{доп}^2 - \bar{\sigma}_{\rho_{\square}}^2 = \\ &= \frac{\sigma_b^2}{b^2} \left[1 + \left(\frac{\sigma_l}{\sigma_b K_{\Phi}} \right)^2 \right] = \frac{\sigma_l^2}{l^2} \left[1 + \left(\frac{\sigma_b K_{\Phi}}{\sigma_l} \right)^2 \right]. \end{aligned} \quad (1.1.8)$$

$$\begin{aligned} \delta \left(\frac{\Delta K_{\Phi}}{K_{\Phi}} \right)_{доп} &= \left[\delta^2 \left(\frac{\Delta R}{R} \right)_{пр доп} - \delta^2 \left(\frac{\Delta \rho_{\square}}{\rho_{\square}} \right) \right]^{0.5} = \\ &= \frac{\delta(\Delta b)}{b} \left[1 + \left(\frac{\delta(\Delta l)}{\delta(\Delta b) K_{\Phi}} \right)^2 \right]^{0.5} = \frac{\delta(\Delta l)}{l} \left[1 + \left(\frac{\delta(\Delta b)}{\delta(\Delta l) K_{\Phi}} \right)^2 \right]^{0.5} \end{aligned} \quad (1.1.9)$$

и необходимые величины b (при $K_{\Phi} \geq 1$) или l (при $K_{\Phi} < 1$), при которых обеспечивается заданная погрешность сопротивления:

$$b \geq \frac{\sigma_b}{\sigma_{r доп}} \left[1 + \left(\frac{\sigma_l}{\sigma_b K_{\Phi}} \right)^2 \right]^{0.5} \quad (1.1.10)$$

или

$$b \geq \frac{\delta(\Delta b) \left[1 + \left(\frac{\delta(\Delta l)}{\delta(\Delta b) K_{\Phi}} \right)^2 \right]^{0.5}}{\delta(\Delta K_{\Phi}/K_{\Phi})_{доп}}; \quad (1.1.11)$$

$$l \geq \frac{\sigma_l}{\sigma_{r доп}} \left[1 + \left(\frac{\sigma_b K_{\Phi}}{\sigma_l} \right)^2 \right]^{0.5} \quad (1.1.12)$$

или

$$l \geq \frac{\delta(\Delta l) \left[1 + \left(\frac{\delta(\Delta b)}{\delta(\Delta l) K_{\Phi}} \right)^2 \right]^{0.5}}{\delta(\Delta K_{\Phi}/K_{\Phi})_{доп}}. \quad (1.1.13)$$

Геометрическую составляющую погрешности можно выразить через площадь резистора $S_R = lb$ и коэффициент формы K_{Φ} :

$$\bar{\sigma}_r^2 = \frac{\sigma_l^2}{l^2} + \frac{\sigma_b^2}{b^2} = \frac{\sigma_l^2}{S_R K_{\Phi}} + \sigma_b^2 \frac{K_{\Phi}}{S_R}. \quad (1.1.14)$$

Исследование выражения (1.1.14) на экстремум показывает, что

$$\bar{\sigma}_{r мин} = (2\sigma_l \sigma_b / S_R)^{0.5} \text{ при } K_{\Phi opt} = \sigma_l / \sigma_b.$$

Так как $\sigma_l \approx \sigma_b$, то $K_{\Phi opt} \approx 1$.

Температурный коэффициент сопротивления (ТКС) пленочного резистора определяется нестабильностью удельного поверхностного сопротивления. Отношение $l/b = K_{\Phi}$ практически не зависит от температуры, так как резистивный слой жестко сцеплен с под-




Рис. 1.1.3. Изменение поля рассеяния сопротивления пленочного резистора в результате воздействия положительных и отрицательных температур

ложкой, имеющей достаточно малый температурный коэффициент линейного расширения (ТКЛР) (меньше $10^{-5} \text{ }^\circ\text{C}^{-1}$).

Таким образом, ТКС пленочного резистора равен $\alpha_R \approx \alpha_{\rho\Box}$, где $\alpha_{\rho\Box}$ — температурный коэффициент удельного поверхностного сопротивления, зависящий от состава материала и толщины пленки, а также условий ее формирования. Относительное изменение сопротивления пленочного резистора при изменении его температуры на величину ΔT составляет

$$(\Delta R/R)_T = \alpha_{\rho\Box} \Delta T = \alpha_{\rho\Box} (T - T_n),$$

где T_n — нормальная температура.

Температурный коэффициент $\alpha_{\rho\Box}$ является случайной величиной с математическим ожиданием $M(\alpha_{\rho\Box})$ и среднеквадратическим отклонением $\sigma_{\alpha_{\rho\Box}} = \delta(\alpha_{\rho\Box})/3$ (предполагается нормальный закон распределения $\alpha_{\rho\Box}$).

В результате воздействия температуры появляются систематическая $M(\Delta R/R)_T = M(\alpha_{\rho\Box})\Delta T$ и случайная $\delta(\Delta R/R)_T = \delta(\alpha_{\rho\Box})\Delta T$ составляющие отклонения сопротивления. Знак математического ожидания $M(\Delta R/R)_T$ определяется знаками $M(\alpha_{\rho\Box})$ и ΔT («+» при $\Delta T > 0$ и $M(\alpha_{\rho\Box}) > 0$, $\Delta T < 0$ и $M(\alpha_{\rho\Box}) < 0$; «-» при $\Delta T < 0$ и $M(\alpha_{\rho\Box}) > 0$, $\Delta T > 0$ и $M(\alpha_{\rho\Box}) < 0$).

На рис. 1.1.3 показана примерная картина изменения математического ожидания $M(\Delta R/R)$ и функции распределения $f(\Delta R/R)$ после воздействия температуры (для двух крайних значений температуры T_{\max} и T_{\min}) при $M(\alpha_{\rho\Box}) > 0$.

Коэффициент старения пленочного резистора определяет его временную нестабильность сопротивления. Он практически равен коэффициенту старения удельного поверхностного сопротивления:

$$K_{\text{стр}R} = (\Delta R/R)_{\text{стр}}/\Delta t \approx K_{\text{стр}\rho\Box} = (\Delta\rho_{\Box}/\rho_{\Box})_{\text{стр}}/\Delta t,$$

где Δt — промежуток времени, в течение которого поверхностное сопротивление изменилось на величину $\Delta\rho_{\Box}$. Удельное сопротивление материала пленки изменяется в процессе эксплуатации и хранения микросхемы вследствие постепенного изменения структуры пленки и ее окисления. С увеличением нагрузки (мощности рассеяния) и повышением рабочей температуры интенсивность старения материала возрастает. За время эксплуатации или хранения $0 \dots t$ относительное изменение сопротивления составит

$$(\Delta R/R)_{\text{стр}} \approx K_{\text{стр}\rho\Box} t. \quad (1.1.15)$$

Коэффициент старения $K_{\text{стр}\rho\Box}$ является также случайной величиной с математическим ожиданием $M(K_{\text{стр}\rho\Box})$ и среднеквадратическим отклонением $\sigma_{K_{\text{стр}\rho\Box}} = \delta(K_{\text{стр}\rho\Box})/3$. Систематическая и случайная составляющие отклонений сопротивления, обусловленные старением материала пленки, равны соответственно

$$M(\Delta R/R)_{\text{стр}} = M(K_{\text{стр}\rho\Box}) t; \delta(\Delta R/R)_{\text{стр}} = \delta(K_{\text{стр}\rho\Box}) t.$$

Знак систематической составляющей отклонения определяется знаком $M(K_{\text{стр}\rho\Box})$.

Нагрузочная способность пленочных резисторов определяется удельной мощностью рассеяния

$$P_0 = P/S_R = P/(lb), \quad (1.1.16)$$

где $P = I^2 R$ — мощность, рассеиваемая пленочным резистором (I — ток резистора). Для уменьшения размеров резистора желательно увеличивать удельную рассеиваемую мощность P_0 . Значение удельной мощности ограничивается максимальной рабочей температурой резистивной пленки $T_{R\max}$. Рекомендуемые величины P_0 составляют: $10 \dots 20 \text{ мВт/мм}^2$ для тонкопленочных резисторов, $40 \dots 80 \text{ мВт/мм}^2$ для толстопленочных. Методика расчета теплового режима пленочных резисторов приведена в § 3.2.

Паразитные индуктивность L_R и емкость C_R определяют частотные свойства пленочных резисторов. Индуктивность (мкГн) пленочного резистора прямоугольной формы

$$L_R = 2 \cdot 10^{-3} l [\ln(2l/b) + 0,255 b/l + 0,5], \quad (1.1.17)$$

где l, b — размеры резистора, см.

Влияние индуктивного сопротивления резистора ωL_R на полное сопротивление $|Z_R| = [R^2 + (\omega L_R)^2]^{0,5}$ проявляется в низкоомных резисторах на достаточно высоких частотах при $(\omega L_R)^2 \gg 0,1R^2$, т. е. при $\omega L_R/R \gg 0,3$.

Паразитная емкость пленочного резистора в основном определяется емкостями резистивного слоя и контактных площадок. Наибольшее влияние емкостей на полное сопротивление проявляется в высокоомных резисторах. Методика расчета паразитных емкостей рассмотрена в § 3.3.

Материалы. К материалам резистивных пленок предъявляется ряд требований, обусловленных заданными электрическими и эксплуатационными параметрами резисторов, их надежностью и особенностями технологии производства: высокое удельное сопротивление, стабильность его во времени при воздействии влаги, радиации и других дестабилизирующих факторов; низкий температурный коэффициент удельного сопротивления; высокая воспроизводимость характеристик; хорошая адгезия к подложке; возможность получения четких контурных линий; совместимость технологии изготовления резисторов с технологией изготовления других элементов микросхемы.

Для изготовления тонкопленочных резисторов используются в основном тугоплавкие металлы, сплавы и керметы. Электрофизические параметры основных материалов резистивных пленок приведены в табл. 1.1.2. Тугоплавкие металлы (хром, тантал, рений, молибден, вольфрам) позволяют получать воспроизводимые характеристики пленок при достаточно малых толщинах (десятки нанометров). Несмотря на невысокое удельное объемное сопротивление этих металлов, тонкие резистивные пленки имеют удельное поверхностное сопротивление $50 \dots 7000 \text{ Ом/}\square$. Для повышения стабильности металлических пленок на них напыляют защитный слой SiO_2 . К перспективным металлам, применяемым в пленочных

ИС, относится тантал. Изменением толщины танталовой пленки можно формировать как резисторы, так и коммутационные проводники и обкладки тонкопленочных конденсаторов. Различные соединения тантала (нитриды и карбиды) позволяют формировать пленки со стабильными параметрами. При нанесении пленок методом термовакуумного распыления широко применяется хром, удовлетворяющий почти всем требованиям, предъявляемым к материалам резистивных пленок. Положительным свойством хрома является высокая адгезия к подложке, поэтому он применяется в качестве резистивного и адгезионного слоев.

Для получения высокого удельного сопротивления и повышения стабильности резисторов используются многокомпонентные сплавы и микрокомпозиции, в состав которых входят металлы, полупроводники или диэлектрики. Изменением процентного содержания материалов сплавов и микрокомпозиций можно в широких пределах регулировать электрические параметры резистивных пленок. Среди многокомпонентных сплавов наиболее широко используются нихром (20% хрома и 80% никеля), сплав МЛТ (74% никеля, 20% хрома, 3% железа и 3% алюминия), сплав кремний—хром (24% хрома и 76% кремния). Микрокомпозиции, состоящие из металла и диэлектрика, называются керметами. Керметы характеризуются высоким ρ_{\square} (более 1 кОм/□). В производстве тонкопленочных резисторов применяется кермет из хрома и монооксида кремния. Максимальное удельное сопротивление пленок на основе Cr—SiO составляет около 20 кОм/□, однако в практике в основном используются пленки с $\rho_{\square} \approx 3000 \dots 5000$ Ом/□, характеризующиеся воспроизводимыми и стабильными характеристиками.

Для изготовления толстопленочных резисторов применяют пасты из порошка стекла (фритта), наполнителя и органической связки. Наиболее широко используются свинцовые и цинковые боросиликатные стекла. В качестве наполнителя резистивных паст применяют серебро, палладий и их сплавы, окислы таллия и рутения. После термообработки пасты, нанесенной на подложку через маску, образуется резистивная стеклоэмаль. Удельное поверхностное сопротивление ρ_{\square} и температурный коэффициент стеклоэмали $\alpha_{\rho_{\square}}$ зависят от процентного содержания стекла и наполнителя в исходной пасте. Повышенной температурной и временной стабильностью характеризуются стеклоэмали, в состав которых входит сплав палладий—серебро. Электрические параметры пленок для толстопленочных резисторов представлены в табл. 1.1.3.

Методика проектирования тонкопленочных резисторов прямоугольной формы. Рассмотрим методику расчета тонкопленочных резисторов, характеризующихся достаточно высокой точностью и стабильностью. Особенности производства толстопленочных микросхем не позволяют получить приемлемую точность толстопленочных резисторов без подгонки их сопротивлений. Методика расчета подгоняемых резисторов рассматривается ниже.

В процессе проектирования тонкопленочного резистора необходимо, исходя из заданных электрических параметров и конструктивно-технологических ограничений, выбрать материал резистивной пленки и рассчитать геометрические

Таблица 1.1.2

Основные параметры материалов тонкопленочных резисторов

Материал для напыления резистивной пленки	Материал контактных площадок	Удельное поверхностное сопротивление пленки ρ_{\square} , Ом/□	Диапазон номинальных значений сопротивлений, Ом	Максимально допустимая удельная мощность рассеяния $P_{\text{уд}}$, Вт/см ²	Температурный коэффициент сопротивления (ТКС), °С ⁻¹ , в интервале температур от -60 до +125°С
Нихром, проволока Х20Н80 Ø0,3...0,8 мм (ГОСТ 12766—67)	Медь	300	50...30 000	—	1·10 ⁻⁴
	Золото с подслоем хрома	10 50	1...10 000 5...50 000	—	—2,25·10 ⁻⁴
Сплав МЛТ-3М (БКО.028.005 ТУ)	Медь с подслоем ванадия (луженая)	500	50...50 000	2	2·10 ⁻⁴
	Медь с подслоем нихрома (защипенная никелем)	500	50...30 000	1	0,6·10 ⁻⁴
Хром (ГОСТ 5905—67)	Золото с подслоем хрома (нижняя)	3000 5000 10 000	1000...10 000 500...200 000 1000...10 000 000	2	3·10 ⁻⁴ —4·10 ⁻⁴ —5·10 ⁻⁴
	Алюминий с подслоем ванадия	20...100	100...10 000	3	—2·10 ⁻⁴
Тантал ТВЧ; лента толщиной 0,3...3 мм (РЭТУ 1244—67)	Медь с подслоем нихрома	100	50...100 000	—	—
	Тантал	10	10...15 000	—	—
Сплав РС-3001, (ЕГО.021.019 ТУ)	Золото с подслоем хрома (нижняя)	1000 2000	100...50 000 200...100 000	2	—0,2·10 ⁻⁴
	Сплав РС-3710 (ЕГО.021.034 ТУ)	3000	1000...200 000	2	—3·10 ⁻⁴

Таблица 1.13

Электрические параметры резистивных толстых пленок

Марка исходной пасты	Удельное поверхностное сопротивление ρ_{\square} , Ом/□	Коэффициент шума $K_{\text{ш}}$ ($f = 0,6 \dots 1,6$ кГц, $P_0 = 0,5$ Вт/см ²)	Марка исходной пасты	Удельное поверхностное сопротивление ρ_{\square} , Ом/□	Коэффициент шума $K_{\text{ш}}$ ($f = 0,6 \dots 1,6$ кГц, $P_0 = 0,5$ Вт/см ²)
Пр-5	5	0,5	Пр-3К	3000	5
Пр-20	20	0,5	Пр-6К	6000	5
Пр-100	100	0,5	Пр-20К	20000	10
Пр-500	500	1	Пр-50К	50000	10
Пр-1К	1000	5	Пр-100К	100000	10

размеры элементов конструкции. Исходными данными для расчета являются:

- номинальное значение сопротивления $R_{\text{ном}}$, Ом;
- допустимые отклонения фактического значения сопротивления от номинала $\pm \delta(\Delta R/R)_{\text{доп}}$, %;
- мощность, рассеиваемая резистором при его работе в схеме, P , Вт;
- коэффициент нагрузки $K_{\text{н}}$, равный отношению фактической удельной мощности рассеяния $P_{0 \text{ факт}}$ к удельной мощности P_0 , рекомендуемой в нормативной литературе для выбранного материала резистивной пленки ($K_{\text{н}} \approx 0,5 \dots 1$ определяется требуемым уровнем надежности);
- рекомендуемая технология нанесения пленок и формообразования контура пленочных элементов, минимально допустимые ширина b_{min} и длина l_{min} резистора;
- абсолютные $\pm \delta(\Delta b)$, $\pm \delta(\Delta l)$ — погрешности размеров контура резистивной пленки, определяемые производственными возможностями;
- условия эксплуатации и хранения: минимальная T_{min} и максимальная T_{max} температуры окружающей среды;
- продолжительность работы $t_{\text{раб}}$ или хранения $t_{\text{хр}}$ и др.

При выборе материала резистивной пленки учитываются требования к электрическим параметрам резистора, условия эксплуатации или хранения, возможности технологии в условиях конкретного производства. От электрофизических свойств выбранного материала зависят геометрические размеры резистора и уход величины сопротивления при изменении температуры и из-за старения. Для выбранного материала должны быть известны параметры закона распределения удельного поверхностного сопротивления $M(\rho_{\square})$, $\sigma_{\rho_{\square}}$ или $\pm \delta(\Delta \rho_{\square}/\rho_{\square})$.

При разработке электрической схемы обычно устанавливается полное допустимое отклонение сопротивления, обусловленное производственными погрешностями, изменениями температуры (с учетом собственного перегрева) и старением. В общем случае суммарное поле рассеяния, верхнее и нижнее отклонения сопротивлений пленочного резистора определяются по ниже приведенным выражениям [3]:

$$\Delta \left(\frac{\Delta R}{R} \right)_{\Sigma} = \xi_3 \left\{ \left[M \left(\frac{\Delta R}{R} \right)_{\Sigma+} + \delta \left(\frac{\Delta R}{R} \right)_{\Sigma} \right] \dots \left[M \left(\frac{\Delta R}{R} \right)_{\Sigma-} - \delta \left(\frac{\Delta R}{R} \right)_{\Sigma} \right] \right\}; \quad (1.1.18)$$

$$\Delta_{\text{в}} \left(\frac{\Delta R}{R} \right) = \xi_3 \left[M \left(\frac{\Delta R}{R} \right)_{\text{пр}} + M \left(\frac{\Delta R}{R} \right)_{\Sigma+} + \delta \left(\frac{\Delta R}{R} \right)_{\Sigma} \right]; \quad (1.1.19)$$

$$\Delta_{\text{н}} \left(\frac{\Delta R}{R} \right) = \xi_3 \left[M \left(\frac{\Delta R}{R} \right)_{\text{пр}} + M \left(\frac{\Delta R}{R} \right)_{\Sigma-} - \delta \left(\frac{\Delta R}{R} \right)_{\Sigma} \right], \quad (1.1.20)$$

где ξ_3 — коэффициент запаса на уход параметров под действием неучтенных дестабилизирующих факторов (радиация, атмосферное давление и др.) ($\xi_3 \approx 1,1 \dots 1,2$); $M(\Delta R/R)_{\Sigma+}$, $M(\Delta R/R)_{\Sigma-}$ — суммы положительных и отрицательных

значений $M(\Delta R/R)_{\text{т}}$, $M(\Delta R/R)_{\text{ст}}$, обусловленных изменениями температуры и старением;

$$\delta \left(\frac{\Delta R}{R} \right)_{\Sigma} = \left[\delta^2 \left(\frac{\Delta R}{R} \right)_{\text{пр}} + \delta^2 \left(\frac{\Delta R}{R} \right)_{\text{т}} + \delta^2 \left(\frac{\Delta R}{R} \right)_{\text{ст}} \right]^{0,5} = \left\{ \delta^2 \left(\frac{\Delta \rho_{\square}}{\rho_{\square}} \right) + \delta^2 \left(\frac{\Delta K_{\Phi}}{K_{\Phi}} \right) + [\delta(\alpha_{\rho_{\square}}) \Delta T]^2 + [\delta(K_{\text{ст} \rho_{\square}}) t]^2 \right\}^{0,5}$$

— случайная составляющая суммарного поля рассеяния.

Так как случайные составляющие поля рассеяния, обусловленные температурой, различны для крайних значений температуры T_{max} и T_{min} , то при расчете $\delta(\Delta R/R)_{\Sigma}$ принимается обычно значение $\max |\delta(\alpha_{\rho_{\square}}) \Delta T|$. Обычно задаются симметричные допустимые отклонения сопротивления пленочного резистора $\pm \delta(\Delta R/R)_{\text{доп}}$. В этом случае должно выполняться условие

$$\max \left| \Delta_{\text{в}} \left(\frac{\Delta R}{R} \right), \Delta_{\text{н}} \left(\frac{\Delta R}{R} \right) \right| \leq \left| \delta \left(\frac{\Delta R}{R} \right)_{\text{доп}} \right|. \quad (1.1.21)$$

При выбранном материале резистивного слоя и известных технологических ограничениях из (1.1.19) — (1.1.21) можно найти допустимое значение $\delta(\Delta K_{\Phi}/K_{\Phi})_{\text{доп}}$, при котором получаются приемлемые габаритные размеры резистора.

Размеры резистора выбираются такими, чтобы выполнялись следующие условия:

1. Заданная номинальная величина и точность в соответствии с (1.1.9) — (1.1.13).
2. Нормальный тепловой режим, определяемый уровнем рассеиваемой мощности и площадью резистора:

$$P = K_{\text{н}} P_0 l b = K_{\text{н}} P_0 K_{\Phi} b^2 = K_{\text{н}} P_0 l^2 / K_{\Phi},$$

$$b \geq \left(\frac{P}{K_{\text{н}} P_0 K_{\Phi}} \right)^{0,5}, \quad l = K_{\Phi} b \quad \text{при} \quad K_{\Phi} > 1; \quad (1.1.22\text{а})$$

$$l \geq \left(\frac{PK_{\Phi}}{K_{\text{н}} P_0} \right)^{0,5}, \quad b = \frac{l}{K_{\Phi}} \quad \text{при} \quad K_{\Phi} < 1. \quad (1.1.22\text{б})$$

3. Технологические ограничения на минимально возможные размеры b_{min} , l_{min} . Например, если определяющим является размер b ($K_{\Phi} > 1$), то из трех возможных значений b выбирается наибольшее. Размеры l и b округляются до ближайших значений, кратных шагу координатной сетки топологического чертежа.

Расчет резисторов осуществляется методом последовательных приближений. Если при расчете из (1.1.21) получается низкое значение $\delta(\Delta K_{\Phi}/K_{\Phi})_{\text{доп}}$ ($< 1,0\%$), а тем более $\delta^2(\Delta K_{\Phi}/K_{\Phi})_{\text{доп}} < 0$, то необходимо применить материал с более стабильными параметрами или использовать подгонку, устрояющую производственные погрешности.

Пример. Определить размеры пленочного резистора при следующих исходных данных: $R_{\text{ном}} = 4$ кОм, $\delta(\Delta R/R)_{\text{доп}} = \pm 10\%$, $P = 20 \cdot 10^{-3}$ Вт, $K_{\text{н}} = 1$, $T_{\text{max}} = +125^{\circ}\text{C}$, $T_{\text{min}} = -60^{\circ}\text{C}$, $\delta(\Delta b) = \delta(\Delta l) = \pm 0,01$ мм, $b_{\text{min}} = 0,1$ мм (контур пленок формируются методом фотолитографии), $t_{\text{раб}} = 10\,000$ ч.

1. Выбираем материал (хром) с $M(\rho_{\square}) = 500$ Ом/□, $\delta(\Delta \rho_{\square}/\rho_{\square}) = \pm 5\%$, $P_0 = 10$ мВт/мм²,

$$\alpha_{\rho_{\square}} = (+1,2 \pm 0,6) 10^{-4} \text{ } ^{\circ}\text{C}^{-1,*}$$

$$K_{\text{ст} \rho_{\square}} = (+2 \pm 1) 10^{-6} \text{ ч}^{-1,*} \quad \text{при} \quad T = +125^{\circ}\text{C}.$$

*) Приведенные данные носят учебный характер.

2. Определяем коэффициент формы резистора:

$$K_{\Phi} = R_{\text{ном}}/M(\rho_{\square}) = 4000/500 = 8.$$

3. Определяем составляющие и величину допуска, полагая

$$M(\Delta R/R)_{\text{пр}} \approx 0;$$

$$M(\Delta R/R)_{T_{\text{max}}} = M(\alpha_{\rho_{\square}})(T_{\text{max}} - T_{\text{ном}}) = +1,2 \cdot 10^{-4} \cdot 105 \cdot 100\% = +1,25\%;$$

$$M(\Delta R/R)_{\text{ст}} = M(K_{\text{ст}\rho_{\square}})t_{\text{раб}} = +2 \cdot 10^{-6} \cdot 10^4 \cdot 100\% = +2\%;$$

$$M(\Delta R/R)_{T_{\text{min}}} = M(\alpha_{\rho_{\square}})(T_{\text{min}} - T_{\text{ном}}) = -1,2 \cdot 10^{-4} \cdot 80 \cdot 100\% \approx -1\%;$$

$$M(\Delta R/R)_{\Sigma+} = M(\Delta R/R)_{T_{\text{max}}} + M(\Delta R/R)_{\text{ст}} = +3,25\%;$$

$$M(\Delta R/R)_{\Sigma-} = M(\Delta R/R)_{T_{\text{min}}} = -1\%;$$

$$\delta^2 \left(\frac{\Delta R}{R} \right)_{\Sigma} = \delta^2 \left(\frac{\Delta \rho_{\square}}{\rho_{\square}} \right) + \delta^2 \left(\frac{\Delta K_{\Phi}}{K_{\Phi}} \right) + \max [\delta(\alpha_{\rho_{\square}}) \Delta T]^2 +$$

$$+ [\delta(K_{\text{ст}\rho_{\square}}) t_{\text{раб}}]^2 = 5^2 + \delta^2 \left(\frac{\Delta K_{\Phi}}{K_{\Phi}} \right) + (0,6 \cdot 10^{-4} \cdot 105 \cdot 100)^2 +$$

$$+ (1 \cdot 10^{-6} \cdot 10^4 \cdot 100)^2 = 26,6 + \delta^2 \left(\frac{\Delta K_{\Phi}}{K_{\Phi}} \right);$$

$$\Delta \left(\frac{\Delta R}{R} \right)_{\Sigma} = 1,1 \left\{ \left[+3,25 + \sqrt{26,6 + \delta^2 \left(\frac{\Delta K_{\Phi}}{K_{\Phi}} \right)} \right] \dots \right.$$

$$\left. \dots \left[-1 - \sqrt{26,6 + \delta^2 \left(\frac{\Delta K_{\Phi}}{K_{\Phi}} \right)} \right] \right\}.$$

4. Из соотношения (1.1.21) определяем допустимое значение коэффициента формы при $M(\Delta R/R)_{\text{пр}} \approx 0$:

$$1,1 \left[3,25 + \sqrt{26,6 + \delta^2 \left(\frac{\Delta K_{\Phi}}{K_{\Phi}} \right)} \right] \leq |\delta(\Delta R/R)_{\text{доп}}| = 10\%;$$

$$\delta(\Delta K_{\Phi}/K_{\Phi})_{\text{доп}} \approx 2,8\%.$$

5. Определяем ширину резистивной пленки b исходя из заданных величин сопротивления, точности, мощности и технологических ограничений:

$$b \geq \frac{\delta(\Delta b) \left[1 + \left(\frac{\delta(\Delta l)}{\delta(\Delta b) K_{\Phi}} \right)^2 \right]^{0,5}}{\delta(\Delta K_{\Phi}/K_{\Phi})_{\text{доп}}} = \frac{0,01 \left[1 + (0,02/0,02 \cdot 8)^2 \right]^{0,5}}{0,028} \approx 0,35 \text{ мм};$$

$$b \geq (P/K_{\text{н}} P_0 K_{\Phi})^{0,5} = (20/1 \cdot 10 \cdot 8)^{0,5} = 0,5 \text{ мм}; \quad b_{\text{min}} = 0,1 \text{ мм}.$$

Выбираем наибольшее значение $b = 0,5$ мм.

6. Определяем длину резистора:

$$l = b K_{\Phi} = 8 \cdot 0,5 = 4 \text{ мм}.$$

Конструирование резисторов сложной формы. Некоторые разновидности конструкций пленочных резисторов сложной формы представлены на рис. 1.1.4. Резисторы сложной формы используются в тонкопленочных конструкциях для получения больших сопротивлений. Применение сложной формы позволяет, с одной стороны, уменьшить габариты высокоомного резистора (змейковая кон-

струкция, рис. 1.1.4, а—г), а с другой — оптимальным образом расположить элементы резистора на свободных участках поверхности подложки (конструкция с несколькими изгибами, рис. 1.1.4, ж).

Конструкции типа меандр с прямоугольными (рис. 1.1.4, а) и криволинейными (рис. 1.1.4, б) звеньями имеют конструктивно-




Рис. 1.1.4. Возможные конфигурации пленочных резисторов сложной формы
технологические ограничения на размеры a_{min} и B_{max} . Например, при нанесении резистивного слоя через биметаллический трафарет размер a_{min} определяется минимально возможным расстоянием между двумя щелями в трафарете, которое равно примерно $2h_{\text{т}}$, где $h_{\text{т}}$ — толщина трафарета. Размер B_{max} ограничен необходимой жесткостью трафарета. Обычно должно выдерживаться соотношение

$$B_{\text{max}}/a \approx 10. \quad (1.1.23)$$

Большое отношение B_{max}/a не допускается также потому, что при нагревании трафарета в процессе напыления наблюдаются изгибы «язычков» и соответственно изменяются геометрические размеры резистивной пленки за счет подпыления наносимого материала под трафарет.

В конструкции резистора с металлическими перемычками (рис. 1.1.4, в) допускается $B_{\text{max}}/a \approx 50$, так как резистивные слои и перемычки формируются отдельно. Размер a_{min} ограничен минимально возможным расстоянием между щелями для перемычек a'_{min} : $a_{\text{min}} = a'_{\text{min}} + 2\Delta b_3$, где Δb_3 — ширина закраины металлической перемычки.

Для повышения жесткости биметаллического трафарета, предназначенного для формирования резистора сложной нерегулярной формы (рис. 1.1.4, ж), можно применять дополнительные металлические перемычки, обозначенные штриховыми контурами.

Конструкция рис. 1.1.4, з, представляющая собой параллельное соединение группы резистивных полосок, характерна для мощных резисторов. В такой конструкции наблюдается более равномерное

распределение температуры по поверхности подложки, занятой резистором.

При конструировании резисторов сложной формы необходимо обращать внимание на правильное расположение контактов, обеспечивающее отсутствие погрешностей из-за неточности совмещения масок для формирования резистивного слоя и контактов $\Delta_{см}$. Неточность совмещения $\Delta_{см}$ не влияет на сопротивление R , если направления втекающего и вытекающего токов в областях входного и выходного контактов совпадают, как это показано на рис. 1.1.4, а, б, г, ж. Наибольшая погрешность из-за неточности совмещения наблюдается в конструкции рис. 1.1.4, е, в которой направления входного и выходного токов противоположны. Здесь $(\Delta R/R)_{см} \approx 2\Delta_{см}/l$, где l — полная длина резистивной пленки. В конструкции рис. 1.1.4, д такая же погрешность возникает при смещении масок в двух взаимно перпендикулярных направлениях. Одностороннее смещение дает погрешность $(\Delta R/R)_{см} \approx \Delta_{см}/l$.




Рис. 1.1.5. Распределение плотности тока в прямоугольном изгибе пленочного резистора

При расчете сопротивления резистор сложной формы разделяется на прямоугольные участки с однородным распределением тока по сечению резистивной пленки и участки сопряжения, в которых наблюдается неоднородное распределение плотности тока. Примерная картина распределения линий тока в прямоугольном изгибе изображена на рис. 1.1.5. Неравномерное распределение плотности тока наблюдается в пределах трех квадратов области сопряжения. В табл. 1.1.4 приведены значения коэффициентов формы $K_{фс}$ для некоторых элементов сопряжения (заштрихованные области), применяемых в пленочных резисторах сложной формы.

Сопротивление резистора, состоящего из k_n последовательно включенных прямоугольных участков длиной l_{pi} и k_c участков сопряжения, равно

$$R = \rho_{\square} \left(\sum_{i=1}^{k_n} \frac{l_{pi}}{b} + \sum_{j=1}^{k_c} K_{фсj} \right). \quad (1.1.24)$$

При приближенной оценке сопротивления резистора с формой типа меандр можно пользоваться формулой

$$R \approx \rho_{\square} (l_{ср}/b) = \rho_{\square} K_{ф}, \quad (1.1.25)$$

где $l_{ср}$ — средняя длина резистивной пленки.

Рассмотрим зависимость габаритной площади резистора с формой типа меандр $S_r = AB$ от количества z-образных звеньев n при заданном сопротивлении R , выбранном удельном поверхностном сопротивлении ρ_{\square} и установленных конструктивно-технологических ограничениях на размеры a , b , B .

Таблица 1.1.4

Коэффициенты формы элементов сопряжения пленочных резисторов			
Топология	Коэффициент формы	Топология	Коэффициент формы
	2,55		$\frac{1,57}{\ln(r_1/r_2)}$
	4		2,96

Примечание. Сопротивления резисторов рассчитывают по формуле $R = \rho_{\square} [(l_1 + b)/b + K_{фс}]$.

Из простых геометрических соотношений для всего резистора и одного звена следуют соотношения:

$$A = nt_z = n(a + b) = nb(1 + m), \quad (1.1.26)$$

$$B = l_{срz} - a = \frac{l_{ср}}{n} - a = b \left(\frac{K_{ф} - mn}{n} \right), \quad (1.1.27)$$

где $m = a/b$; $t_z = a + b$ — шаг; $l_{срz}$ — средняя длина звена.

Из (1.1.26), (1.1.27) получим

$$S_r = AB = b^2(1 + m)(K_{ф} - mn). \quad (1.1.28)$$

Габаритная площадь резистора уменьшается с уменьшением m и ростом n . Область возможных значений S_r ограничена условиями:

$$m_{\min} = a_{\min}/b, \quad (1.1.29)$$

$$\left. \frac{B}{b} \right|_{\min} = \left. \frac{K_{ф} - mn}{n} \right|_{\min} \approx 2 \text{ или } m \leq \frac{K_{ф}}{n} - 2. \quad (1.1.30)$$

При $B/b = 1$ наступает вырождение меандра в прямую полосу.

Если используется биметаллический трафарет, то к условиям (1.1.29), (1.1.30) добавляется условие (1.1.23). Из (1.1.23) и (1.1.27) следует

$$n \geq K_{ф}/11m. \quad (1.1.31)$$

Выражения (1.1.26), (1.1.27) позволяют оценить количество звеньев для различных отношений A/B :

$$n = [(K_{ф}/(1 + m))(A/B)]^{0,5}. \quad (1.1.32)$$

Дробное n округляется до ближайшего целого числа.

Компактную форму имеют резисторы с $A/B=1 \dots 2$.

Для анализа погрешности сопротивления резистора с формой меандра необходимо (1.1.25) выразить через параметры конструкции, которые в явном виде раскрывают влияние погрешностей производства на величину R :

$$R = n R_z \approx \frac{A}{a+b} \rho_{\square} \frac{B+a}{b},$$


где R_z — сопротивление z-образного звена. Из этого выражения получим уравнение погрешности в виде

$$\frac{\Delta R}{R} \approx \frac{\Delta \rho_{\square}}{\rho_{\square}} + \frac{\Delta A}{A} + \frac{\Delta B}{B} - \frac{m}{1+m} \frac{\Delta a}{a} - \frac{2+m}{1+m} \frac{\Delta b}{b}.$$

Пример. Рассчитать геометрические размеры тонкопленочного резистора в форме меандра, напыляемого через биметаллический трафарет, при следующих исходных данных и ограничениях: $R=50$ кОм, $\rho_{\square}=1$ кОм, $b=a_{\min}=0,3$ мм.

1. Примем $B=A$ и по формуле (1.1.32) оценим необходимое количество звеньев:

$$n \approx \left(\frac{K_{\Phi} A}{1+m B} \right)^{0,5} = \left(\frac{R/\rho_{\square} A}{1+m B} \right)^{0,5} = \left(\frac{50}{1+1} \cdot 1 \right)^{0,5} = 5.$$



При $n=5$ условие (1.1.31) выполняется. Топология пленочного резистора с $n=5$ изображена на рис. 1.1.6.

2. Выделим элементы сопряжения П-образной формы, так как $a=b$. Количество элементов сопряжения равно n (с учетом двух приконтактных областей сопряжения). Коэффициент формы П-образного элемента сопряжения $K_{\Phi c}=4$.

Рис. 1.1.6. К примеру расчета пленочного резистора в форме меандра

3. Рассчитаем длину прямоугольного участка l_n (см. рис. 1.1.6):

$$l_n = \left(\frac{R}{\rho_{\square} n} - K_{\Phi c} \right) b = \left(\frac{50}{1,5} - 4 \right) 0,2 = 1,8 \text{ мм.}$$

4. Определим габаритные размеры резистора:

$$A = n(a+b) = 5(0,3+0,3) = 3 \text{ мм;}$$

$$B = l_n + 4b = 1,8 + 4 \cdot 0,3 = 3 \text{ мм.}$$

5. Габаритная площадь резистора

$$S_r = AB = 3 \cdot 3 = 9 \text{ мм}^2.$$

Приним $A/B=2$, получим $n=7$ и ту же габаритную площадь $S_r=9 \text{ мм}^2$.

Конструирование и расчет подгоняемых резисторов. Различают два вида подгонки пленочных резисторов: технологическую и функциональную. При технологической подгонке сопротивления резисторов доводят до заданных полей допусков. С помощью функциональной подгонки определяющий параметр микросхемы доводят до поля допуска, изменяя сопротивление одного или несколь-

ких пленочных резисторов. Применяют плавную и ступенчатую подгонку сопротивлений резисторов. Плавная подгонка обеспечивает точность до сотых долей процента, ступенчатая — единицы процентов.

Плавную подгонку сопротивления резисторов осуществляют, изменяя удельное поверхностное сопротивление или форму резистивной пленки. Удельное поверхностное сопротивление изменяется при термическом, химическом или механическом воздействиях путем упорядочения структуры или окисления пленки.

Форму резистивной пленки изменяют механическим или термическим (лучом лазера) удалением части резистивного материала. Подгонку ведут в сторону увеличения сопротивления. На рис. 1.1.7 показана кривая распределения и поле рассеяния сопротивлений в процессе формирования пленочного резистора. Необходимое значение сопротивления подгоняемого резистора должно находиться в пределах поля допуска $\Delta = R_{\max} - R_{\min}$. Подгонка сопротивления путем увеличения сопротивления резистивного слоя возможна в том случае, когда поле допуска $\Delta = R_{\max} - R_{\min}$ лежит выше поля рассеяния $\Delta^* = R^*_{\max} - R^*_{\min}$ (рис. 1.1.7, а). Наименьшая трудоемкость подгонки будет при предельном расположении Δ и Δ^* (рис. 1.1.7, б), когда верхняя граница поля допуска совпадает с верхней границей поля рассеяния, т. е. $R_{\max} = R^*_{\max}$. В этом




Рис. 1.1.7. Иллюстрация возможностей подгонки сопротивлений пленочных резисторов:

1 — кривая распределения сопротивлений;
2 — область допустимых значений сопротивлений подгоняемых резисторов

случае необходимость в подстройке возникает только тогда, когда сопротивление R_i^* изготовленного резистора находится в пределах $R^*_{\min} < R_i^* < R_{\min}$. При подгонке сопротивление должно




Рис. 1.1.8. Конструкции плавно подгоняемых резисторов

быть изменено на величину $\Delta R_i^* \approx R_{\min} - R_i^*$. Конструкции плавно подгоняемых резисторов изображены на рис. 1.1.8.

Рассмотрим методику оценки глубины поперечного разреза в конструкции рис. 1.1.8, в, предполагая, что погрешность сопротивления обусловлена в основном разбросом удельного поверхностного сопротивления пленки. Резистор с вырезом упрощенно можно представить в виде двух последовательно соединенных резисторов трапециевидной формы с полным сопротивлением $R = R_1 + R_2$.

Для резистора трапециевидной формы (рис. 1.1.9) сопротивление участка длиной Δx и шириной b_x в сечении x определяется выражением

$$\Delta R_x = \rho_{\square} \Delta x / b_x, \quad (1.1.33)$$

где $b_x = b - xt_p/l$ (t_p — глубина разреза).




Рис. 1.1.9. Резистор трапециевидной формы

Переходя к бесконечно малым величинам dR_x и dx и осуществляя интегрирование в пределах от 0 до l , получаем выражение для сопротивления трапециевидного резистора:

$$R = \rho_{\square} \frac{l}{t_p} \ln \frac{b}{b - t_p}, \quad (1.1.34)$$

Применив формулу (1.1.34) для участков длиной l_1 и l_2 резистора с разрезом (рис. 1.1.8, в), получим

$$R = \rho_{\square} \frac{l}{t_p} \ln \frac{b}{b - t_p} \quad \text{при } t_p > 0, \quad (1.1.35)$$

$$R = \rho_{\square} l / b \quad \text{при } t_p = 0.$$

Минимальная ширина резистора в области разреза $b_{p \min} = b - t_{p \max}$ выбирается такой, чтобы не было локального перегрева резистора.

Из модели рис. 1.1.9 и (1.1.33) следует, что удельная рассеиваемая мощность на участке резистора длиной Δx равна

$$P_{0x} = I^2 \Delta R_x / b_x \Delta x = I^2 \rho_{\square} / b_x^2,$$

где I — ток резистора.

В конструкции подгоняемого резистора (рис. 1.1.8, в) максимальная удельная рассеиваемая мощность $P_{0 \max}$ будет в области разреза, где $b_x = b_{p \min}$:

$$P_{0 \max} = I^2 \frac{\rho_{\square \min}}{b_{p \min}^2} = \frac{P \rho_{\square \min}}{R_{\text{ном}} b_{p \min}^2}.$$

Из условия $P_{0 \max} \leq P_{0 \text{ф}} = P_{0 \text{КН}}$ следует

$$b_{p \min} \geq \left(\frac{P \rho_{\square \min}}{R_{\text{ном}} P_{0 \text{КН}}} \right)^{0,5}. \quad (1.1.36)$$

В вышеприведенных выражениях используется минимальное удельное поверхностное сопротивление пленки $\rho_{\square \min}$ потому, что максимальная глубина разреза $t_{p \max} = b - b_{p \min}$ необходима в том случае, когда исходное сопротивление до подгонки равно

$$R_i^* = R_{\min}^* = \rho_{\square \min} l / b. \quad (1.1.37)$$

С помощью разреза это сопротивление вгоняется в границы поля допуска:

$$R_{\min} \leq \frac{\rho_{\square \min} l}{t_{p \max}} \ln \frac{b}{b - t_{p \max}} \approx R_{\text{ном}} \leq R_{\max}. \quad (1.1.38)$$

Из выражений (1.1.37), (1.1.38) следует

$$\frac{R_{\text{ном}}}{R_{\min}^*} = \frac{1}{t_{p \max} / b} \ln \frac{1}{1 - t_{p \max} / b}. \quad (1.1.39)$$

На рис. 1.1.10 построен график зависимости (1.1.39), позволяющий определить отношение $t_{p \max} / b$ при известных $R_{\text{ном}}$ и R_{\min}^* . Учитывая то, что $t_{p \max} / b = 1 - b_{p \min} / b$, можно найти необходимую ширину резистивной пленки:

$$b = b_{p \min} / (1 - t_{p \max} / b). \quad (1.1.40)$$

При известном отношении $t_{p \max} / b$ всегда можно выбрать b_p и b , удовлетворяющие условиям (1.1.36) и $b \geq b_{\min}$, где b_{\min} — минимальная ширина резистора, определяемая возможностями технологии. Длину резистора l находят из условия

$$R_{\max}^* = R_{\max} = \rho_{\square \max} l / b. \quad (1.1.41)$$

Анализ (1.1.35) показывает, что линейность характеристики подстройки резистора $dR/dt_p = F(t_p/b)$ улучшается при уменьшении длины резистора l .

Пример. Рассчитать размеры толстопленочного плавно подгоняемого резистора при следующих исходных данных: $R_{\text{вом}} = 1000$ Ом, $\delta(\Delta R/R) = \delta = \pm 2\%$, $P = 40$ мВт, $M(\rho_{\square}) = 500$ Ом/□, $\delta(\Delta \rho_{\square} / \rho_{\square}) = \pm 20\%$, $P_0 = 20$ мВт/мм², $K_B = 1$.

1. Определим границы поля рассеяния R_{\max}^* , R_{\min}^* , учитывая, что $\delta(\Delta R^*/R^*) = \delta^* = \delta(\Delta \rho_{\square} / \rho_{\square})$:

$$R_{\max}^* = R_{\max} = R_{\text{ном}} (1 + \delta) = 1000 (1 + 0,02) = 1020 \text{ Ом};$$

$$R_{\min}^* = R_{\max}^* \frac{1 - \delta^*}{1 + \delta^*} = 1020 \frac{1 - 0,2}{1 + 0,2} = 680 \text{ Ом}.$$

2. Определим отношение $R_{\text{вом}} / R_{\min}^* = 1000 / 680 = 1,47$ и по графику рис. 1.1.10 найдем $t_{p \max} / b = 0,58$.

3. Оценим величину $b_{p \min}$ исходя из отсутствия локального перегрева:

$$b_{p \min} \geq \left(\frac{P \rho_{\square \min}}{P_{0 \text{КН}} R_{\text{ном}}} \right)^{0,5} = \left(\frac{40 \cdot 400}{20 \cdot 1 \cdot 1000} \right)^{0,5} \approx 0,9 \text{ мм}.$$


4. Из (1.1.40) находим

$$b = \frac{b_{p \min}}{1 - t_{p \max} / b} = \frac{0,9}{1 - 0,58} \approx 2,1 \text{ мм} > b_{\min} = 0,8 \text{ мм}.$$

5. Из соотношения (1.1.41) определим длину резистора:

$$l = \frac{R_{\max} b}{\rho_{\square \max}} = \frac{1020 \cdot 2,1}{600} \approx 3,6 \text{ мм}.$$

Ступенчатая подгонка сопротивления осуществляется удалением металлических перемычек в подгоночных секциях. В конструкциях рис. 1.1.11, а, б к сопротивлению основного резистора длиной l_0 добавляют сопротивления секций с постоянным (рис. 1.1.11, а) или переменным (рис. 1.1.11, б) шагом (шаг — длина секции l_c). В конструкции рис. 1.1.11, в сопротивление дополнительной секции увеличивается за счет уменьшения количества шунтов. Такая конструкция применяется при подгонке сопротивлений низкоомных резисторов.



Рассмотрим методику расчета ступенчато подгоняемых резисторов с постоянным и переменным шагом секций подгонки в предположении, что погрешность сопротивления в основном определяется разбросом удельного поверхностного сопротивления.

Рис. 1.1.11. Конструкции пленочных резисторов со ступенчатой подгонкой сопротивления

При максимальном удельном поверхностном сопротивлении $\rho_{\square \max}$ сопротивление основного резистора должно быть равно

$$R_{\max} = \rho_{\square \max} l_0 / b = R^*_{\max}. \quad (1.1.42)$$

В этом случае все металлические перемычки замкнуты. Если условие (1.1.42) не выполняется, то резистор бракуется, так как подгонка осуществляется только в сторону увеличения сопротивления. Исходя из обеспечения нормального теплового режима или технологических ограничений выбирается ширина резистора b и рассчитывается необходимая длина l_0 .

При минимальном удельном поверхностном сопротивлении $\rho_{\square \min}$ заданное значение сопротивления, лежащее в пределах поля допуска $\Delta = R_{\max} - R_{\min}$, обеспечивается суммой основного сопротивления R^*_{\min} и сопротивлений всех n_c последовательно включенных подгоночных секций (все перемычки разорваны):

$$R_{\min} \leq R^*_{\min} + \sum_{i=1}^{n_c} R_{c i} \leq R_{\max} \quad (1.1.43)$$

или

$$R_{\min} \leq \rho_{\square \min} \frac{l_0 + \sum_{i=1}^{n_c} l_{c i}}{b} \leq R_{\max},$$

где $R_{c i}$, $l_{c i}$ — сопротивление и длина i -й секции.

Приняв суммарное сопротивление равным нижней границе допуска, получим

$$\sum_{i=1}^{n_c} R_{c i} = \rho_{\square \min} \frac{\sum_{i=1}^{n_c} l_{c i}}{b} = R_{\min} - R^*_{\min}. \quad (1.1.44)$$

Если все n_c секций одинаковые, то

$$\sum_{i=1}^{n_c} R_{c i} = n_c R_{c \min} = \rho_{\square \min} \frac{n_c l_c}{b} = R_{\min} - R^*_{\min}. \quad (1.1.45)$$

Обозначим R_i^* сопротивление основной части резистора для случайного значения $\rho_{\square \min} \leq \rho_{\square i} \leq \rho_{\square \max}$. При R_i^* , несколько меньшем R_{\min} , сопротивления секций максимальные и равны

$$R_{c \max} \approx \rho_{\square \max} l_c / b. \quad (1.1.46)$$

Это сопротивление не должно превышать величину поля допуска $\Delta = R_{\max} - R_{\min}$ для того, чтобы при подгонке сопротивление резистора не превышало уровень R_{\max} . Из этого условия и (1.1.45), (1.1.46) следует

$$l_c = \frac{R_{c \max} b}{\rho_{\square \max}} = \frac{(R_{\max} - R_{\min}) b}{\rho_{\square \max}}; \quad (1.1.47)$$

$$n_c = \frac{R_{\min} - R^*_{\min}}{R_{c \min}} = \frac{R_{\min} - R^*_{\min}}{R_{\max} - R_{\min}} \frac{\rho_{\square \max}}{\rho_{\square \min}}. \quad (1.1.48)$$

Количество секций округляется до ближайшего большого целого числа.

Если исходя из технологических ограничений не выполняется условие $l_c \geq l_{\min}$, то длина секции выбирается равной l_{\min} и рассчитывается необходимая ширина секций из условия (1.1.47):

$$b_c = \rho_{\square \max} l_{\min} / (R_{\max} - R_{\min}) > b.$$

Чтобы уменьшить количество элементов подгонки, используют секции с переменным шагом. Применяв закон изменения шага в виде ряда $l_{c1}, l_{c2} = 2^1 l_{c1}, l_{c3} = 2^2 l_{c1}, \dots, l_{cn} = 2^{n-1} l_{c1}$, соответствующего членам геометрической прогрессии с знаменателем $q=2$, получим

$$R_{\min} - R^*_{\min} = \rho_{\square \min} \sum_{i=1}^{n_c} l_{c i} / b = (2^{n_c} - 1) R_{c1 \min}, \quad (1.1.49)$$

где $R_{c1 \min} = \rho_{\square \min} l_{c1} / b$ — минимальное сопротивление самой короткой секции. Максимальное сопротивление самой короткой секции при R_i^* , несколько меньшем R_{\min} , должно равняться допуску

$$R_{c1 \max} \approx \rho_{\square \max} l_{c1} / b = R_{\max} - R_{\min}. \quad (1.1.50)$$

Из (1.1.49) и (1.1.50) определяем необходимое количество секций:

$$n_c \geq 3,3 \lg \left(\frac{R_{\min} - R_{\min}^*}{R_{\max} - R_{\min}} \frac{\rho_{\square \max}}{\rho_{\square \min}} + 1 \right) \quad (1.1.51)$$

и длину самой короткой секций

$$l_{c1} = (R_{\max} - R_{\min}) b / \rho_{\square \max}. \quad (1.1.52)$$

Если $l_{c1} < l_{\min}$, то принимается $l_{c1} = l_{\min}$ и из (1.1.52) рассчитывается необходимая ширина секций $b_c > b$.

При малом разбросе ρ_{\square} ($\sim 10\%$) выражения (1.1.48), (1.1.51) можно упростить, положив $\rho_{\square \max} / \rho_{\square \min} \approx 1$.

Пример. Рассчитать ступенчато подгоняемый тонкопленочный резистор с исходными данными предыдущего примера. Контуры резистора формируются методом фотолитографии.

1. Определим ширину резистора b исходя из допустимой мощности рассеяния:

$$b \geq \left(\frac{P \rho_{\square \max}}{P_0 K_{\text{н}} R_{\max}} \right)^{0,5} = \left(\frac{40 \cdot 600}{20 \cdot 1 \cdot 1020} \right)^{0,5} = 1,1 \text{ мм.}$$

2. Определим длину основной части резистора:

$$l_0 = \frac{R_{\max} b}{\rho_{\square \max}} = \frac{1020 \cdot 1,1}{600} = 1,85 \text{ мм.}$$

3. Определим количество однотипных секций для подгонки и длину секций.

$$n_c = \frac{R_{\min} - R_{\min}^*}{R_{\max} - R_{\min}} \frac{\rho_{\square \max}}{\rho_{\square \min}} = \frac{980 - 680}{1020 - 980} \frac{600}{400} \approx 12;$$

$$l_c = \frac{(R_{\max} - R_{\min}) b}{\rho_{\square \max}} = \frac{(1020 - 980) \cdot 1,1}{600} \approx 0,075 \text{ мм.}$$

Так как $l_c < l_{\min} = 0,1$ (см. табл. 1.1.1), то примем $l_c = 0,1$ мм и определим ширину секций

$$b_c = \rho_{\square \max} l_{\min} / (R_{\max} - R_{\min}) = 600 \cdot 0,1 / (1020 - 980) = 1,5 \text{ мм.}$$

4. Определим количество секций с переменной длиной и длину самой короткой секции. Выше было показано, что при сопротивлении секции $R_{c1 \max} = R_{\max} - R_{\min}$, необходимо принять $l_{c1} = l_c = 0,1$ мм и $b_c = 1,5$ мм.

Из соотношения

$$n_c \geq 3,3 \lg \left(\frac{R_{\min} - R_{\min}^*}{R_{\max} - R_{\min}} \frac{\rho_{\square \max}}{\rho_{\square \min}} + 1 \right) =$$

$$= 3,3 \lg \left(\frac{980 - 680}{1020 - 980} \frac{600}{400} + 1 \right) \approx 3,6$$

следует $n_c = 4$.

Длины подстроечных секций равны: $l_{c1} = l_{\min} = 0,1$ мм; $l_{c2} = 2l_{c1} = 0,2$ мм; $l_{c3} = 4l_{c1} = 0,4$ мм; $l_{c4} = 6l_{c1} = 0,6$ мм.

Особенности проектирования толстопленочных резисторов. Толстопленочные резисторы имеют только прямоугольную форму, что обусловлено особенностями толстопленочной технологии. В процессе производства толстопленочных резисторов трудно обеспечить приемлемую точность сопротивления без подгонки. Обычно $R_{\min}^* \approx 0,5R_{\max}$. Необходимую точность резистора достигают с

помощью плавной подгонки. При проектировании толстопленочных резисторов используется методика расчета плавно подгоняемых резисторов. Полученные в результате расчета геометрические размеры резистора округляются до величин, кратных шагу координатной сетки.

§ 1.2. Конденсаторы

В гибридных ИС используются пленочные и навесные безводные конденсаторы. Конденсаторы характеризуются следующими основными параметрами: номинальная емкость $C_{\text{ном}}$ и допустимые отклонения от номинала $\pm \delta(\Delta C/C)_{\text{доп}}\%$, или область допустимых значений емкости $C_{\min} \dots C_{\max}$; температурный коэффициент емкости (ТКЕ) α_C ; коэффициент старения $K_{\text{ст}}$; рабочее напряжение $U_{\text{раб}}$; добротность Q или тангенс угла потерь $\text{tg} \delta$; сопротивление утечки R_Y ; диапазон рабочих частот; диапазон рабочих температур и др.

К конструкции конденсаторов предъявляется ряд требований конструктивно-технологического характера: минимальные габариты; воспроизводимость характеристик в процессе производства; совместимость технологических процессов изготовления конденсаторов с технологическими процессами изготовления других элементов микросхемы.

Пленочные конденсаторы. Рассмотрим основные конструкции тонко- и толстопленочных конденсаторов и установим связь между их электрическими параметрами, свойствами материалов и геометрическими размерами элементов конструкции.

Конструкция, изображенная на рис. 1.2.1, a , характерна для конденсаторов с повышенной емкостью (сотни—тысячи пикофарад). Ее особенностью является то, что контур верхней обкладки полностью вписывается в контур нижней обкладки ($A_0 > a_0$, $B_0 > b_0$). Площадь взаимного перекрытия обкладок $S_0 = a_0 b_0$. Эта конструкция имеет следующие положительные свойства:

1. При правильном выборе размеров обкладок неточность совмещения контуров обкладок не сказывается на величине емкости, так как при этом условии устраняется влияние погрешности базировки масок.

2. «Слабые» места конструкции, характерные для области вывода верхней обкладки, сосредоточены на узком участке. В области ступенек возможны короткие замыкания между обкладками и обрывы верхнего вывода из-за нарушения цельности пленок. Вероятность брака пропорциональна ширине вывода b_b .

3. Контур диэлектрика заходит за пределы обеих обкладок. В этом случае гарантируется надежная изоляция обкладок по периферии конденсатора при предельном несовмещении обкладок.

Пленочный конденсатор с большой емкостью может иметь любую форму обкладок с необходимой площадью S_0 . При разработке топологии микросхемы конструктор может полностью использовать свободные участки площади подложки. Пример топологии

конденсатора со сложной формой обкладок показан на рис. 1.2.2. Емкость конденсатора C по максимуму ограничена с одной стороны габаритной площадью S_r , с другой — выходом годных и надежностью, так как вероятность появления дефектов в диэлектрике пропорциональна площади S_0 .




Рис. 1.2.1. Основные конструктивные разновидности пленочных конденсаторов: 1 — подложка; 2 — нижняя обкладка; 3 — диэлектрик; 4 — верхняя обкладка; 5 — вывод верхней обкладки; 6 — вывод нижней обкладки

Конструкция пленочного конденсатора, изображенная на рис. 1.2.1, б, характерна для конденсаторов с небольшой емкостью (десятки пикофарад), когда для получения необходимой емкости достаточно площадь взаимного перекрытия двух коммутационных проводников, разделенных пленкой диэлектрика. Емкость рассматриваемого конденсатора нечувствительна к смещению обкладок из-за неточности совмещения.

В высокочастотных конструкциях применяются гребенчатые конденсаторы (рис. 1.2.3). Роль обкладок выполняют пленочные проводники в форме гребенки. Здесь используется составной диэлектрик подложка—воздух или подложка—диэлектрическое покрытие.

Емкость пленочного конденсатора (пФ) рассчитывается по известной формуле

$$C = 0,0885 \epsilon_d S_0 / d = C_0 S_0, \quad (1.2.1)$$

где $S_0 = a_0 b_0$ — площадь взаимного перекрытия обкладок, см²; ϵ_d — относительная диэлектрическая проницаемость диэлектрика; d — толщина диэлектрика, см; $C_0 = 0,0885 \epsilon_d / d$ — удельная емкость, пФ/см². Величина удельной емкости C_0 определяется диэлектрической проницаемостью применяемых материалов $\epsilon_d \approx 3 \dots 25$ и тол-

щиной диэлектрика d , ограниченной по минимуму рабочим напряжением, требуемой точностью емкости, качеством пленки (выходом годных) и эксплуатационной надежностью. Максимальное значение d в тонкопленочных конденсаторах ограничено механической прочностью сцепления пленки с подложкой. С ростом толщи-




Рис. 1.2.2. Конструкция пленочного конденсатора со сложной формой обкладок:

1 — вывод нижней обкладки; 2 — диэлектрик; 3 — верхняя обкладка; 4 — вывод верхней обкладки

Рис. 1.2.3. Конструкция гребенчатого конденсатора:

1 — подложка; 2, 3 — элементы обкладок конденсатора; 4, 5 — выводы; 6 — диэлектрическое покрытие

ны пленки увеличивается уровень механических напряжений, обусловленных разностью температурных коэффициентов линейного расширения (ТКЛР) пленки и подложки. Кроме того, при увеличении d требуется одновременно увеличивать толщину верхней обкладки $t_{ов}$ для предотвращения ее разрывов на ступеньках (см. рис. 1.2.1, а). Толстые металлические пленки также отслаиваются из-за больших механических напряжений.

Емкость гребешкового конденсатора определяется погонной емкостью между соседними элементами гребешка C_0 и средней длиной изолирующего канала между элементами гребешков l (штриховая линия на рис. 1.2.3). Погонная емкость определяется по методике, изложенной в § 3.3.

Отклонение емкости конденсатора от номинального значения обусловлено производственными погрешностями, изменением температуры и старением материалов. В процессе изготовления пленочного конденсатора возможен разброс удельной емкости C_0 и геометрических размеров обкладок. Из выражения (1.2.1) следует

$$\frac{\Delta C}{C} = -\frac{\Delta C_0}{C_0} + \frac{\Delta S_0}{S_0} = \frac{\Delta \epsilon_d}{\epsilon_d} - \frac{\Delta d}{d} + \frac{\Delta S_0}{S_0}. \quad (1.2.2)$$

Так как погрешности удельной емкости C_0 и площади конденсатора S_0 определяются взаимно независимыми технологическими операциями, то математическое ожидание относительного отклонения емкости $M(\Delta C/C)$ и относительное среднее квадратическое отклонение емкости $\bar{\sigma}_C = \sigma_C/C$ могут быть определены по следующим формулам:

$$M(\Delta C/C) = M(\Delta C_0/C_0) + M(\Delta S_0/S_0); \quad (1.2.3)$$

$$\bar{\sigma}_C^2 = \bar{\sigma}_{C_0}^2 + \bar{\sigma}_{S_0}^2, \quad (1.2.4)$$

где $M(\Delta C_0/C_0)$, $M(\Delta S_0/S_0)$ — математические ожидания $\Delta C_0/C_0$ и $\Delta S_0/S_0$; $\bar{\sigma}_{C_0} = \sigma_{C_0}/C_0$, $\bar{\sigma}_{S_0} = \sigma_{S_0}/S_0$, σ_{C_0} , σ_{S_0} — абсолютные среднее квадратические отклонения удельной емкости и площади. В общем случае

$$\bar{\sigma}_{S_0}^2 = \bar{\sigma}_{a_0}^2 + \bar{\sigma}_{b_0}^2 + 2r_{a_0 b_0} \bar{\sigma}_{a_0} \bar{\sigma}_{b_0}; \quad (1.2.5)$$

где $\bar{\sigma}_{a_0}$, $\bar{\sigma}_{b_0}$ — относительные среднее квадратические отклонения линейных размеров, определяющих площадь S_0 , $r_{a_0 b_0}$ — коэффициент корреляционной связи между отклонениями размеров a_0 и b_0 . Для конструкции на рис. 1.2.1, а $r_{a_0 b_0} \approx +1$, так как размеры a_0 и b_0 формируются в процессе одной технологической операции. Наоборот, для конструкции на рис. 1.2.1, б характерно $r_{a_0 b_0} \approx 0$, потому что размеры a_0 и b_0 формируются при выполнении несвязанных технологических операций. Погрешность емкости в процессе производства составляет $\pm (10 \dots 20)\%$.

Температурный коэффициент емкости (ТКЕ) определяет отклонение емкости, обусловленное изменением температуры на величину ΔT . Разделив левую и правую части выражения (1.2.2) на ΔT , получим формулу для определения среднего значения ТКЕ в интервале температур ΔT :

$$\text{ТКЕ} = \alpha_C = \alpha_{\epsilon_d} - \alpha_{l_d} + 2\alpha_{l_0},$$

где α_{ϵ_d} — ТК диэлектрической проницаемости диэлектрика; α_{l_d} , α_{l_0} — соответственно ТКЛР диэлектрика и обкладок.

Так как обкладки пленочных конденсаторов жестко сцеплены с подложкой, то изменение их размеров при изменении температуры практически полностью контролируется подложкой. Следовательно, $\alpha_{l_0} \approx \alpha_{l_p}$ и $\alpha_C \approx \alpha_{\epsilon_d} - \alpha_{l_d} + 2\alpha_{l_p}$, где α_{l_p} — ТКЛР подложки.

Материалы подложек пленочных микросхем имеют обычно достаточно малый ТКЛР ($\alpha_{l_p} = (4 \dots 8) \cdot 10^{-6} \text{ } ^\circ\text{C}^{-1}$). Такого же порядка и α_{l_d} . Поэтому ТКЕ пленочных конденсаторов практически полностью определяется ТК диэлектрической проницаемости диэлектрика. Для широко применяемых материалов $\alpha_{\epsilon_d} \approx (-60 \dots +500) \cdot 10^{-6} \text{ } ^\circ\text{C}^{-1}$. Напыляемые пленки имеют достаточно большой разброс ϵ_d и α_{ϵ_d} вследствие изменения стехиометрического состава материала в процессе напыления. ТКЕ толстопленочных конденсаторов определяется составом стеклоэмали.

Коэффициент старения определяет изменение емкости конденсатора, которое происходит вследствие деградиционных явлений в пленочном диэлектрике:

$$K_{стс} = (\Delta C/C)/\Delta t,$$

где ΔC — абсолютное изменение емкости за временной интервал Δt .

Величина $K_{стс}$ практически определяется изменением свойств диэлектрика с течением времени, т. е. $K_{стс} \approx K_{ст\epsilon_d}$, где $K_{ст\epsilon_d}$ — коэффициент старения диэлектрической проницаемости. Для типовых материалов $K_{ст\epsilon_d} \approx (1 \dots 5) \cdot 10^{-5} \text{ 1/ч}$.

Рабочее напряжение конденсатора $U_{раб}$ обеспечивается выбором соответствующего материала диэлектрика с определенным значением пробивной напряженности электрического поля $E_{проб}$ и необходимой толщиной диэлектрической пленки d . В рабочих условиях конструкция конденсатора должна обеспечивать рабочую напряженность электрического поля в диэлектрике $E_{раб} = E_{проб}/K_3$, где $K_3 \geq 3$ — коэффициент запаса, определяющий уровень надежности конденсатора. В конденсаторах с повышенной надежностью $K_3 \approx 10$.

Толщина диэлектрика, выбираемая из условия обеспечения заданного уровня рабочего напряжения,

$$d = U_{раб}/E_{раб} = U_{раб} K_3/E_{проб}. \quad (1.2.6)$$

Для широко применяемых диэлектриков $E_{проб} \approx 10^5 \dots 2,5 \cdot 10^6 \text{ В/см}$.

Добротность пленочного конденсатора

$$Q = \frac{1}{\omega C (r_d + r_{0 экв} + r_b)} = \frac{1}{\text{tg } \delta_d + \text{tg } \delta_{0 в}}, \quad (1.2.7)$$

где r_d , $r_{0 экв}$, r_b — сопротивления, отображающие потери энергии в диэлектрике, металлических обкладках и выводах соответственно; $\text{tg } \delta_d = \omega C r_d$ — тангенс угла диэлектрических потерь в диэлектрике (справочная величина); $\text{tg } \delta_{0 в} = \omega C (r_{0 экв} + r_b)$ — тангенс угла потерь в обкладках и выводах.

Сопротивление обкладок $r_{0 экв}$ зависит от конструкции конденсатора, проводимости материалов обкладок и их геометрических размеров, а также от закона распределения тока в обкладках. Анализ эквивалентной электрической схемы конденсатора с двусторонним расположением выводов (рис. 1.2.4) позволяет определить эквивалентное сопротивление обкладок

$$r_{0 экв} \approx (r_{01} + r_{02})/3, \quad (1.2.8)$$

где r_{01} , r_{02} — сопротивления нижней и верхней обкладок соответственно. При равных сопротивлениях обкладок $r_{01} = r_{02} = r_0$, $r_{0 экв} \approx 2r_0/3$. Коэффициент $2/3$ обусловлен неравномерным распределением тока в обкладках (рис. 1.2.4). Сопротивления обкладок и выводов рассчитываются по формуле (1.1.2). Добротность пленочных конденсаторов составляет $10 \dots 100$.

Материалы. Электрофизические свойства конденсаторов в значительной степени определяются свойствами применяемых материалов. К диэлектрику конденсаторов предъявляются следующие требования: высокая диэлектрическая проницаемость ϵ_d , малый температурный коэффициент диэлектрической проницаемости α_d , высокая пробивная напряженность электрического поля $E_{проб}$, низкие диэлектрические потери, высокое сопротивление изоляции,




Рис. 1.2.4. Примерная картина распределения токов в обкладках пленочного конденсатора

хорошая адгезия, совместимость с технологическими процессами изготовления других элементов микросхемы. Основным требованием, предъявляемым к материалам обкладок, является высокая проводимость. Другие требования обусловлены особенностями конструкции и технологии изготовления пленочных конденсаторов.

Диэлектрические пленки тонкопленочных конденсаторов формируются напылением, осаждением или электрохимическим окислением. Характерной особенностью напыленных и осажденных пленок является зернистая структура. Пленки, полученные окислением, имеют поры. В результате миграции атомов металлов обкладок в пространстве между зернами диэлектрика или в порах окисной пленки возможно существенное снижение сопротивления изоляции диэлектрических пленок и локальные короткие замыкания обкладок как в процессе производства, так и в процессе эксплуатации микросхем. Чтобы уменьшить количество дефектов в диэлектрике, применяют многослойные диэлектрические пленки.

Для изготовления диэлектрических пленок применяют моноокись кремния SiO_2 , моноокись германия GeO_2 , халькогенидное стекло ХГ-44, окислы алюминия Al_2O_3 , тантала Ta_2O_5 , титана TiO_2 , окислы редкоземельных металлов. Высокие удельные емкости позволяют получить титанаты бария и кальция.

Основные характеристики наиболее широко используемых диэлектрических материалов и некоторые параметры пленочных конденсаторов приведены в табл. 1.2.1. Материалы обкладок должны иметь малую миграционную способность атомов. Для устранения теплового разрушения диэлектрика в процессе нанесения верхней обкладки необходимо применять материал с низкой температурой испарения. Нижняя обкладка конденсатора должна иметь мелкокристаллическую структуру. Не допускается образование кристаллов, выступы которых снижают толщину и соответственно электри-

ческую прочность диэлектрика. Большинству требований, предъявляемых к материалам обкладок, удовлетворяет алюминий. Атомы и мельчайшие частицы алюминия, попавшие в межзеренные области диэлектрика, интенсивно окисляются, что способствует устранению проводящих цепочечных структур между обкладками. Кроме того, участки алюминиевых обкладок в областях коротких замыканий самонизолируются от короткозамыкающих мостиков вследствие термического испарения алюминия при протекании тока короткого замыкания.

При изготовлении диэлектрических слоев толстопленочных конденсаторов используют пасты, содержащие в качестве наполнителей титанат бария или двуокись титана, которые имеют высокую диэлектрическую проницаемость. Титанат бария позволяет получить удельную емкость $C_0 \approx 8000$ пФ/см² при толщине пленки около 25 мкм. Конденсаторы на основе титаната бария характеризуются большими диэлектрическими потерями на высоких частотах, поэтому применяются в качестве блокировочных и разделительных. Пленки с наполнителем из двуокиси титана обеспечивают $C_0 \approx 1000$ пФ/см² и малые потери на частотах вплоть до 500 МГц. Стеклоэмали без наполнителей имеют малую диэлектрическую проницаемость ($\epsilon_d \approx 10$) и используются в качестве изоляционных материалов в местах пересечения проводников.

Стеклоэмалевые пленки имеют плотную монокристаллическую структуру, поэтому стеклоэмалевые пленочные конденсаторы характеризуются повышенной надежностью. Отсутствие микроотверстий в диэлектрической пленке обеспечивается с помощью двухслойной печати. При этом один слой заполняет пустоты в другом слое. Обкладки толстопленочных конденсаторов изготавливаются из стеклоэмалей с высоким содержанием (более 70%) таких металлов, как палладий, золото, палладий—золото и др. Проводники, содержащие золото, имеют $\rho_{\square} \approx 0,005$ Ом/□.

Методика проектирования пленочных конденсаторов. Исходными данными для проектирования являются: номинальная емкость $C_{ном}$; допустимые отклонения емкости $\pm \delta (\Delta C/C)_{доп}$, обусловленные как производственными погрешностями, так и условиями эксплуатации: рабочее напряжение $U_{раб}$, добротность Q или тангенс угла диэлектрических потерь $\tan \delta$, условия эксплуатации.

Кроме того, при изготовлении ГИС частного применения используются определенные технологические процессы и пленочные структуры, для которых из статистической обработки опытных данных должны быть известны $M(C_0)$, σ_{C_0} или $\pm \delta (\Delta C_0/C_0)$, среднее квадратическое отклонение или поле рассеяния геометрических размеров обкладок. Удельные емкости соответствуют определенным значениям $U_{раб}$ (см. табл. 1.2.1).

Для выбранного конструктивно-технологического варианта исполнения конденсатора по (1.2.1) определяется площадь взаимного перекрытия обкладок S_0 . Геометрические размеры обкладок и диэлектрика выбираются с учетом особенностей конструкций, описанных в § 1.2, и конструктивно-технологических ограничений, представленных в табл. 1.1.1.

Производственная погрешность емкости конденсатора определяется по (1.2.4), (1.2.5) с учетом особенностей конструкции и технологии изготовления. Для определения поля рассеяния емкости конденсатора с учетом условий эксплуатации используется методика, аналогичная методике расчета поля рассеяния резистора (см. § 1.1).

Таблица 1.2.1

Основные характеристики диэлектрических материалов тонкопленочных конденсаторов

Материал для напыления диэлектрика	Материал для напыления обкладок	Удельное поверхностное сопротивление пленки обкладок ρ_{\square} , Ом/□	Удельная емкость C_0 , пФ/см ²	Рабочее напряжение $U_{раб}$, В	δ	Диэлектрическая проницаемость на частоте 1 кГц	Тангенс угла диэлектрических потерь $\tan \delta$ на частоте 1 кГц	Электрическая прочность $E_{проб}$, В/см	Температурный коэффициент емкости (ТКЕ), °С ⁻¹ в интервале температур -80...+125°С
Моноксид кремния (ЕКО.028.004 ТУ)	Алюминий А99 (ГОСТ 11069-64)	0,2	5 000	60	—	5,0...6,0	0,01...0,02	$(2...3) \cdot 10^6$	$2 \cdot 10^{-4}$
			10 000	30					
			5 000	10	—	11...12	0,005...0,007	$1 \cdot 10^6$	$3 \cdot 10^{-4}$
			10 000	7					
			15 000	5					
Боросиликатное стекло (ЕТО.035.015 ТУ)	Алюминий А99 (ГОСТ 11069-64)	0,2	2 500	24	—	4	0,001...0,0015	$(3...4) \cdot 10^6$	$0,35 \cdot 10^{-4}$ для температур 25...155°С
			5 000	15					
			10 000	10					
			15 000	8					
Стекло электровакуумное С41-1 (НПО.027.600)	Алюминий А99 (ГОСТ 11069-64)	0,2	15 000	12,6	—	5,2	0,002...0,003	$(3...4) \cdot 10^6$	$(0,5...1,0) \cdot 10^{-4}$ для -60...+25°С $(1,5...1,8) \cdot 10^{-4}$ для +25...+125°С
			20 000	10...12,6					
			30 000	6,3...10					
Пятиокись тантала (электролитическое анодирование)	Тантал ТВЧ (нижняя обкладка)	1...10	60 000	15	—	—	—	—	—
	Алюминий А99 (ГОСТ 11069-64) с подслоем ванадия (верхняя обкладка)	0,2	100 000	10					
			200 000	3		23		$2 \cdot 10^6$	$4 \cdot 10^{-4}$

Величина добротности Q определяется по (1.2.7). Необходимые данные для расчета берутся из табл. 1.2.1. При необходимости может быть выполнена проверка электрической прочности конструкции. Для этого по известным C_0 и ϵ_d рассчитывают толщину диэлектрика $d=0,0885\epsilon_d/C_0$, определяют $E_{раб}=U_{раб}/d$ и сравнивают с $E_{проб}$. При этом должно выполняться условие $K_a = E_{проб}/E_{раб} \geq 3$.

Конструкции подгоняемых конденсаторов. Подгонка емкости осуществляется изменением площади обкладок в сторону уменьшения емкости. Минимальная трудоемкость подгонки будет тогда, когда нижняя граница C_{min} поля допуска $\Delta=C_{max}-C_{min}$ «привязана» к нижней границе C_{min}^* поля рассеяния емкости $\Delta C^* = C_{max}^* - C_{min}^*$, характерной для определенного производства. Для подстройки конденсатора емкостью C_i^* необходимо уменьшить емкость на величину $C_i^* - C_{max} \leq \Delta C_i^* \leq C_i^* - C_{min}$.

На рис. 1.2.5,а показана топология подгоняемого конденсатора, в котором верхняя обкладка имеет выступы для подгонки емкости, удаляемые, например, лучом лазера. Различные площади выступов позволяют осуществлять подгонку более эффективно.




Рис. 1.2.5. Варианты подгонки пленочных конденсаторов при изменении емкости в сторону уменьшения (а) и увеличения (б): 1 — вывод нижней обкладки; 2 — верхняя обкладка; 3 — вывод верхней обкладки; 4 — диэлектрик; 5 — элемент подгонки; 6 — перемычка

Возможно также увеличение емкости конденсатора в процессе подгонки путем подключения дополнительных конденсаторных секций с помощью перемычек, как это показано на рис. 1.2.5,б. Величина добавочной емкости определяется площадью обкладки подключаемой секции.

Объемные конденсаторы. В гибридных ИС широко применяются навесные керамические и стеклокерамические конденсаторы с металлизированными выводами, расположенными непосредственно на боковых или торцевых поверхностях конденсатора (рис. 1.2.6).

Применяется два способа установки и монтажа навесных конденсаторов. Первый предусматривает приклеивание конденсатора к подложке и монтаж с помощью проволочек диаметром до 0,15 мм. При втором конденсатор непосредственно припаивается к контактными площадкам, расположенным на подложке. Этот спо-

соб используется в основном при установке конденсаторов на достаточно толстые керамические подложки (0,8 мм). Тонкие подложки могут разрушаться как в процессе производства, так и при эксплуатации микросхем из-за больших механических напряжений, возникающих в элементах конструкции.




Рис. 1.2.6. Примеры конструкций навесных конденсаторов ГИС

Для использования в герметизированных микросхемах предназначены керамические конденсаторы К10-9, К10-9м, К10-33, стекло-керамические конденсаторы типа К22-4 и матрицы керамических конденсаторов К10-27. Номинальные значения емкостей этих конденсаторов находятся в пределах от единиц пикофард до 0,47 мкФ. ТКЕ определяется в основном составом керамики. Имеются конденсаторы как с положительным, так и с отрицательным ТКЕ. Конденсаторы с большой емкостью ($C \approx 0,01$ мкФ) характеризуются низкой точностью и высокой нестабильностью, поэтому применяются в качестве блокировочных и разделительных. Диапазон рабочих температур для большинства типов конденсаторов от -60 до $+85^\circ\text{C}$. Конденсаторы типа К10-17 нормально работают при температуре $+125^\circ\text{C}$.

Навесные конденсаторы выпускаются в двух исполнениях: обычном и водородоустойчивом. Водородоустойчивое исполнение указывается в обозначении конденсатора буквой С. Например: конденсатор К10-9-М47-360 пФ 20%-15-С, ОЖО.460 068 ТУ нелуженые. В водородоустойчивых конденсаторах обкладки выполняются из благородных металлов, слабо поглощающих водород.

Применение навесных конденсаторов обусловлено двумя причинами: низкой надежностью тонкопленочных конденсаторов и достаточно большой площадью при $C > 10\,000$ пФ. Вероятность безотказной работы конденсаторов К10-9 в течение 1000 ч при температуре $+85^\circ\text{C}$ при достоверности 0,9 не менее 0,999, гарантийный срок службы в составе микросхемы 10 000 ч. Габаритные размеры навесных конденсаторов от $1,4 \times 2 \times 1,2$ мм до $8 \times 8 \times 2,5$ мм.

В фильтрах источников вторичного электропитания, цепях развязки и блокировки применяются бескорпусные танталовые оксидно-полупроводниковые конденсаторы К53-15, К53-16. Они характеризуются следующими параметрами: диапазон номинальных емкостей — 0,01...33 мкФ; рабочие напряжения от 1,6 до 30 В; откло-

нения емкости от номинала — ± 20 ; ± 30 ; $+50 \dots -20\%$; интервал рабочих температур от -60 до $+85^\circ\text{C}$; габаритные размеры от $1,7 \times 3,2 \times 1$ мм до $10 \times 8 \times 5,2$ мм.

§ 1.3. RC-структуры с распределенными параметрами

Основные разновидности RC-структур. RC-структуры с распределенными параметрами используются в микроэлектронных конструкциях в качестве фильтров, фазосдвигающих и времязадающих элементов, а также в качестве элементов частотно-зависимой обратной связи при построении активных фильтров. Применяется в основном две разновидности RC-структур: R1—C—R2 и C1—R—C2 (рис. 1.3.1). По конструктивно-технологическому исполнению R1—C—R2-структура подобна пленочному конденсатору с высокоомными обкладками, имеющими сопротивления R_1 и R_2 между выводами 1—2 и 3—4 соответственно.




Рис. 1.3.1. Конструкции RC-структур с распределенными параметрами

Структура типа C1—R—C2 состоит из двух конденсаторов с емкостями C_1 и C_2 , имеющими общую обкладку из высокоомного материала с сопротивлением R между выводами 1 и 3.

Различают RC-структуры с постоянными и переменными по длине конструкции погонными параметрами. В пленочных RC-структурах изменение погонных сопротивлений и емкостей может осуществляться изменением как толщины резистивной и диэлектрической пленок, так и их профиля (ширины). В практике используется последний, наиболее управляемый в процессе производства вариант. При этом профиль структуры может изменяться плавно или ступенчато. RC-структуры с переменными погонными параметрами позволяют улучшить характеристики фильтров. Примеры топологии RC-структур с постоянными и переменными погонными параметрами приведены на рис. 1.3.2.

В микросхемах применяются четырех-, трех- и двухполюсные RC-структуры с распределенными параметрами. Электрические характеристики этих структур (амплитудно-частотная, фазочастотная

и переходная характеристики, полное входное сопротивление) определяются в результате решения дифференциальных уравнений для потенциалов и токов в любом сечении структуры (рис. 1.3.1) при определенных потенциалах или токах на полюсах.




Рис. 1.3.2. Топологии RC-структур с постоянными (а) и переменными (б, в) погонными параметрами

Эквивалентные схемы и дифференциальные уравнения R1—C—R2- и C1—R—C2-структур. Составим дифференциальные уравнения для напряжения и токов в сечении x R1—C—R2-структуры рис. 1.3.1 с плавно изменяющимися погонными параметрами r_{1x} , r_{2x} , g_{1x} , C_{1x} при синусоидальном воздействии. Эквивалентная электрическая схема участка структуры длиной Δx изображена на рис.




Рис. 1.3.3. Эквивалентные электрические схемы участка длиной Δx R1—C—R2-структуры (а) и C1—R—C2-структуры (б)

1.3.3.а. Здесь: $r_{1x}\Delta x$, $r_{2x}\Delta x$ — сопротивления резистивных пленок длиной Δx в сечении x ; $g_{1x}\Delta x$, $C_{1x}\Delta x$ — проводимость и ёмкость между резистивными пленками на участке длиной Δx .

В соответствии со вторым законом Кирхгофа

$$\dot{U}_x = \Delta \dot{U}_{1x} + \dot{U}_{x+\Delta x} - \Delta \dot{U}_{2x}, \quad (1.3.1)$$

где

$$\Delta \dot{U}_{1x} = \dot{I}_{1x} r_{1x} \Delta x; \quad \Delta \dot{U}_{2x} = \dot{I}_{2x} r_{2x} \Delta x.$$

Переходя к бесконечно малым величинам, из (1.3.1) получаем

$$\frac{d\dot{U}_x}{dx} = \frac{d(\dot{U}_{x+\Delta x} - \dot{U}_x)}{dx} = \dot{I}_{2x} r_{2x} - \dot{I}_{1x} r_{1x}. \quad (1.3.2)$$

Поперечный ток на участке Δx равен

$$\Delta \dot{I}_x \approx (g_{1x} + j\omega C_{1x}) \Delta x \dot{U}_x. \quad (1.3.3)$$

Учитывая, что $\Delta \dot{I}_{1x} = -\Delta \dot{I}_x$, $\Delta \dot{I}_{2x} = \Delta \dot{I}_x$, получаем

$$\frac{d\dot{I}_{1x}}{dx} = -(g_{1x} + j\omega C_{1x}) \dot{U}_x, \quad (1.3.4a)$$

$$\frac{d\dot{I}_{2x}}{dx} = (g_{1x} + j\omega C_{1x}) \dot{U}_x. \quad (1.3.4б)$$

В структуре с постоянными погонными параметрами $r_1 = R_1/l$, $r_2 = R_2/l$ и $r_2/r_1 = R_2/R_1 = N$, где N — постоянный коэффициент. Такая структура условно обозначается R—C—NR.

Эквивалентная электрическая схема участка длиной Δx C1—R—C2-структуры изображена на рис. 1.3.3.б. Здесь $r_{1x}\Delta x$ — сопротивление резистивной пленки длиной Δx в сечении x ; $g_{1x}\Delta x$, $C_{1x}\Delta x$, $g_{2x}\Delta x$, $C_{2x}\Delta x$ — проводимости и емкости между резистивной и металлическими пленками на участке длиной Δx .

Для рассматриваемого участка C1—R—C2-структуры можно записать следующие соотношения:

$$\Delta \dot{U}_x = \dot{U}_{x+\Delta x} - \dot{U}_x = -\dot{I}_x r_{1x} \Delta x; \quad (1.3.5)$$

$$\Delta \dot{I}_{1x} \approx (g_{1x} + j\omega C_{1x}) \Delta x \dot{U}_{C1} = (g_{1x} + j\omega C_{1x}) \Delta x (\dot{U}_x - \dot{U}_2); \quad (1.3.6)$$

$$\Delta \dot{I}_{2x} \approx (g_{2x} + j\omega C_{2x}) \Delta x \dot{U}_{C2} = (g_{2x} + j\omega C_{2x}) \Delta x (\dot{U}_x - \dot{U}_4); \quad (1.3.7)$$

$$\Delta \dot{I}_x = -(\Delta \dot{I}_{1x} + \Delta \dot{I}_{2x}). \quad (1.3.8)$$

Из этих соотношений следуют дифференциальные уравнения для потенциала \dot{U}_x и тока \dot{I}_x

$$d\dot{U}_x/dx = -r_{1x} \dot{I}_x; \quad (1.3.9)$$

$$d\dot{I}_x/dx = -[(g_{1x} + g_{2x}) + j\omega(C_{1x} + C_{2x})] \dot{U}_x + (g_{1x} + j\omega C_{1x}) \dot{U}_2 + (g_{2x} + j\omega C_{2x}) \dot{U}_4. \quad (1.3.10)$$

Если потерями в диэлектрике можно пренебречь ($g_{1x} \approx g_{2x} \approx 0$), то уравнение (1.3.10) существенно упрощается:

$$d\dot{I}_x/dx = j\omega(C_{1x} + C_{2x}) \dot{U}_x + j\omega C_{1x} \dot{U}_2 + j\omega C_{2x} \dot{U}_4. \quad (1.3.11)$$

Конструкция C1—R—C2-структуры с переменными погонными параметрами позволяет установить два различных соотношения между погонными емкостями C_{1x} и C_{2x} :

$$C_{1x}/C_{2x} = N; \quad (1.3.12)$$

$$C_{1x} + C_{2x} = C_{\text{п}} = \text{const}, \quad (1.3.13)$$

где N — постоянный коэффициент; $C_{\text{п}}$ — постоянная емкость.

Соотношение (1.3.12) характерно для RC-структур с передаточными характеристиками, выражаемыми через иррациональные функции, а соотношение (1.3.13) — для RC-структур, передаточные характеристики которых описываются рациональными функциями.

Для примера ниже рассматриваются характеристики трехполюсных RC -структур с распределенными параметрами.

Трехполюсная RC -структура. Трехполюсные структуры образуются из четырехполюсной при неиспользовании одного из полюсов или путем объединения любой пары выводов. На рис. 1.3.4 изображены конструкция и упрощенное изображение трехполюсной RC -структуры с распределенными параметрами ($N=0$):




Рис. 1.3.4. Конструкция и упрощенное изображение трехполюсной RC -структуры с распределенными параметрами ($N=0$):

1 — подложка; 2 — резистивная пленка; 3 — диэлектрик; 4 — металлическая пленка; 5, 6 — пленочные проводники

бразжены конструкция и схема простой трехполюсной RC -структуры с постоянными погонными параметрами ($r_{1x}=r_1$) и $N=0$. Условие $N=0$ означает, что один резистивный слой конструкции на рис. 1.3.1,а заменен проводниковым ($r_2=0$). Рассматриваемая RC -структура выполняет функции фильтра нижних частот, фазосдвигающей и времязадающей цепи. В виде RC -структур с распределенными параметрами представляются электрические эквивалентные схемы резисторов и коммутационных проводников быстродействующих полупроводниковых микросхем.

Пренебрегая потерями в диэлектрике ($g_1=0$), из (1.3.2), (1.3.4а) получаем дифференциальные уравнения для рассматриваемой структуры в виде

$$d\dot{U}_x/dx = -I_{1x} r_1; \quad (1.3.14)$$

$$d\dot{I}_x/dx = -j\omega C_1 \dot{U}_x. \quad (1.3.15)$$

Путем дифференцирования (1.3.14) по x и подстановки в (1.3.15) получим дифференциальное уравнение второго порядка для напряжения \dot{U}_x

$$d^2 \dot{U}_x/dx^2 - \dot{\gamma}^2 \dot{U}_x = 0, \quad (1.3.16)$$

где $\dot{\gamma}^2 = j\omega r_1 C_1 = j\omega CR/l^2$, $R=r_1 l$, $C=C_1 l$ — полное сопротивление и емкость RC -структуры. Решение (1.3.16) имеет известный вид

$$\dot{U}_x = \dot{A} \operatorname{sh} \dot{\gamma} x + \dot{B} \operatorname{ch} \dot{\gamma} x. \quad (1.3.17)$$

Подставляя (1.3.17) в (1.3.14), получаем решение для тока \dot{I}_{1x} :

$$\dot{I}_{1x} = -\frac{1}{r_1} \frac{d\dot{U}_x}{dx} = -\frac{1}{r_1} (\dot{A} \dot{\gamma} \operatorname{ch} \dot{\gamma} x + \dot{B} \dot{\gamma} \operatorname{sh} \dot{\gamma} x). \quad (1.3.18)$$

Коэффициенты \dot{A} и \dot{B} находятся из граничных условий

$$\dot{U}_x|_{x=0} = \dot{U}_1; \quad \dot{I}_{1x}|_{x=l} = \dot{I}_2 = 0 \quad (\text{холостой ход}). \quad (1.3.19)$$

Из (1.3.17) — (1.3.19) следует

$$\dot{U}_x = \dot{U}_1 \left(\operatorname{ch} \dot{\gamma} x - \frac{\operatorname{sh} \dot{\gamma} l}{\operatorname{ch} \dot{\gamma} l} \operatorname{sh} \dot{\gamma} x \right); \quad (1.3.20)$$

$$\dot{I}_{1x} = -\dot{U}_1 \frac{\dot{\gamma}}{r_1} \left(\operatorname{sh} \dot{\gamma} x - \frac{\operatorname{sh} \dot{\gamma} l}{\operatorname{ch} \dot{\gamma} l} \operatorname{ch} \dot{\gamma} x \right). \quad (1.3.21)$$

Выходное напряжение \dot{U}_2 и коэффициент передачи $K(j\omega)$ соответственно равны

$$\dot{U}_2 = \dot{U}_1 / \operatorname{ch} \dot{\gamma} l; \quad (1.3.22)$$

$$K(j\omega) = \dot{U}_2 / \dot{U}_1 = 1 / \operatorname{ch} \dot{\gamma} l = 1 / \operatorname{ch} \sqrt{j\omega CR}. \quad (1.3.23)$$

Из сравнения кривых на рис. 1.3.5 видно, что пленочная RC -структура с распределенными параметрами в области высоких




Рис. 1.3.5. Частотные характеристики трехполюсной RC -структуры с распределенными параметрами (—) и RC -цепочки (---) при равновеликих R и C :

а — модуль, б — фаза, в — годограф

частот имеет более крутую амплитудно-частотную характеристику и позволяет получить сколь угодно большой фазовый сдвиг. Обычная RC -цепь обеспечивает максимальный фазовый сдвиг -90° . В фазосдвигающих устройствах подгонка фазы может осуществляться изменением сопротивления R путем термообработки или электрохимическим окислением резистивных пленок из тантала, титана или ниобия.

При подаче на RC -структуру единичного скачка напряжения операторное изображение выходного напряжения определяется по формуле

$$U_2(p) = K(p)/p, \quad (1.3.24)$$

где $K(p)$ — операторная характеристика структуры, получаемая из (1.3.23) заменой $j\omega$ на p . Оригинал выходного напряжения находится с помощью теоремы разложения:

$$U_2(t) = 1 - \frac{4}{\pi} \sum_{i=1}^{\infty} \frac{(-1)^{i+1}}{2i-1} \exp\left[-\frac{\pi^2}{4} (2i-1)^2 \frac{t}{\tau}\right], \quad (1.3.25)$$

где $i=1, 2, \dots, \tau=RC$. График переходной характеристики показан на рис. 1.3.6.




Рис. 1.3.6. Переходная характеристика трехслойной RC -структуры с распределенными параметрами ($N=0$)

§ 1.4. Пленочные катушки индуктивности

Технология производства пленочных элементов позволяет формировать на поверхности подложки спиральные катушки индуктивности круглой или квадратной формы (рис. 1.4.1). Индуктив-




Рис. 1.4.1. Тонкопленочные спиральные индуктивности круглой (а, б) и квадратной (в) формы

ность круглой катушки (мкГн) при $D_n \geq 3,5D_{вн}$ определяется по следующей приближенной формуле:

$$L \approx 25 \cdot 10^{-9} [D_{ср} \omega^2 / (1 + 3h_{об}/D_{ср})],$$

где $D_{ср} = 0,5(D_n + D_{вн})$ — средний диаметр витка, см; $h_{об} = \omega t_{об} + b_{сп}$ — ширина обмотки, см; $t_{об} = b_{сп} + a_з$ — шаг обмотки, см; $b_{сп}$, $a_з$ — ширина проводника и зазора между проводниками соответственно, см; ω — количество витков.

При одинаковых габаритных размерах индуктивность квадратной катушки в $S_{квн}/S_{крк} = 1,27$ раза больше индуктивности круглой катушки, где $S_{крк}$, $S_{квк}$ — площади круглой и квадратной катушек соответственно.

Площадь, занимаемая спиральной катушкой, обычно не превышает 1 см^2 . В пределах этой площади можно разместить определенное число витков ω . Максимальное число ω ограничивается разрешающей способностью технологического процесса нанесения спирали, сопротивлением обмотки $r_{об}$, определяющим добротность катушки, и собственной емкостью C_L . От собственной емкости зависит собственная резонансная частота катушки и уровень диэлектрических потерь. Собственная резонансная частота спиральной катушки (Гц) определяется по приближенной формуле

$$f_0 \approx c/4l_{сп} \sqrt{\epsilon_d}, \quad (1.4.1)$$

где $c = 3 \cdot 10^{10}$ см/с — скорость света; $c/\sqrt{\epsilon_d}$ — скорость распространения электромагнитной энергии между витками спирали; $l_{сп}$ — полная длина пленочного проводника спирали, см. Формула (1.4.1) получена в предположении, что на резонансной частоте f_0 спираль представляет собой короткозамкнутую четвертьволновую линию передачи (один конец катушки заземлен).

Предельное значение индуктивности спиральных пленочных катушек порядка 10 мкГн при $b_{сп} \approx 50$ мкм. Для повышения добротности спиральных катушек применяются достаточно толстые пленочные проводники (до 30...100 мкм), формируемые путем электрохимического наращивания меди на подслои титана или ванадия. Добротность спиральных катушек индуктивности 80...120 при оптимальном соотношении внутреннего и наружного диаметров спирали $D_{вн}/D_n \approx 0,4$.

На индуктивность и добротность катушки оказывают влияние близлежащие металлические элементы конструкции микросхемы, например крышка корпуса. За счет размагничивающего действия вихревых токов, наведенных в близлежащем металлическом предмете, индуктивность спиральной катушки уменьшается. Снижается также добротность катушки, так как часть ее электромагнитной энергии расходуется на потери, обусловленные вихревыми токами. Размагничивающее действие вихревых токов может также использоваться для подстройки индуктивности с помощью подвижной металлической пластинки.

§ 1.5. Конструкции и свойства бескорпусных полупроводниковых приборов

В гибридных ИС в качестве активных элементов используются навесные бескорпусные приборы: диоды, биполярные и полевые транзисторы и их сборки (матрицы). Можно выделить две разновидности бескорпусных полупроводниковых приборов исходя из особенностей их производства, поставки и применения в условиях завода-изготовителя гибридных ИС: компоненты и кристаллы-полуфабрикаты.

Если гибридные микросхемы и бескорпусные полупроводниковые приборы изготавливают на различных предприятиях, то полупроводниковые приборы выступают как покупные изделия (компо-

ненты) с соответствующими техническими условиями, регламентирующими их электрические параметры, надежность, особенности применения в микросхеме, условия транспортировки и хранения. Покупные бескорпусные полупроводниковые приборы имеют внешние выводы, предназначенные для контроля их электрических параметров в процессе производства и монтажа приборов на коммутационных платах микросхем. При производстве, поставке и хранении таких приборов уделяется большое внимание средствам их защиты от воздействия атмосферы, влаги, паров химических реактивов и других воздействий.

В некоторых случаях кристаллы бескорпусных полупроводниковых приборов изготавливают непосредственно на заводах-изготовителях гибридных микросхем. Такие полупроводниковые приборы рассматриваются как кристаллы-полуфабрикаты, так как они не имеют внешних выводов. Внешние проволочные выводы присоединяются к пленочным планарным выводам кристаллов в процессе их монтажа на коммутационных платах микросхем. Для кратковременной защиты кристалла от воздействия производственной атмосферы могут быть применены достаточно простые средства (например, ампулы). Дополнительная защита с помощью лаков производится после монтажа кристалла на плате микросхемы. Отсутствие предварительной защиты с помощью органических материалов позволяет осуществлять монтаж кристаллов-полуфабрикатов методом пайки к металлизированным площадкам платы.




Рис. 1.5.1. Структура бескорпусного биполярного транзистора:

1 — *n*-область коллектора; 2 — *n*⁺-область коллектора; 3 — омический контакт к объемной *n*⁺-области коллектора (Au—Si); 4 — *n*⁺-область для создания омического контакта к планарным выводам коллектора 5; 6 — *p*-область базы; 7 — планарный вывод базы; 8 — *n*⁺-область эмиттера; 9 — планарный вывод эмиттера; 10 — пленка SiO₂.




Рис. 1.5.2. Структура бескорпусной диодной сборки с общим катодом:


1 — *n*-область катода; 2 — *n*⁺-область катода; 3 — омический контакт к объемной *n*⁺-области катода (Au—Si); 4 — *n*⁺-область для создания омического контакта к планарным выводам катода; 5 — планарный вывод катода; 6 — *p*-области анодов; 7 — планарные выводы анодов; 8 — пленка SiC₂.

Бескорпусные полупроводниковые приборы в основном изготавливаются по эпитаксиально-планарной технологии (рис. 1.5.1, 1.5.2). Из рис. 1.5.1 видно, что биполярный *n—p—n*-транзистор имеет планарные выводы эмиттера 9, базы 7 и коллектора 5. В кристаллах-полуфабрикатах применяется вывод 3 от объемной области коллектора *n*⁺-типа. Сильнолегированная *n*⁺-область занимает основную часть кристалла. Это позволяет снизить сопротивление тела коллекторной области и тем самым уменьшить напряжение логического нуля и рассеиваемую мощность в открытом состоянии транзистора. Тонкая высокоомная *n*-область коллектора обеспечивает высокое напряжение пробоя коллекторного *p—n*-перехода. Пленка достаточно толстого окисла (~1 мкм) на поверхности кристалла выполняет предварительную защиту областей *p—n*-переходов, выходящих на поверхность кристалла, от воздействия влаги, пыли и других атмосферных загрязнений, а также позволяет формировать на поверхности кристалла планарные выводы.

Наличие металлизации 3 (эвтектический сплав Au—Si) позволяет осуществлять монтаж кристалла методом пайки к металлизированным контактным площадкам платы или внутренней поверхности металлического корпуса (рис. 1.5.3). Такая установка транзистора позволяет уменьшить тепловое сопротивление участка коллекторный *p—n*-переход — среда *R*_{тп-с} и тем самым об-

Рис. 1.5.3. Монтаж кристаллов бескорпусных полупроводниковых приборов повышенной мощности:

Кристалл 1 припаян к металлизированной поверхности керамической подложки 3; кристалл 2 припаян к внутренней поверхности металлического корпуса 4.



легчить тепловой режим кристалла. Бинарная эвтектическая система Au—Si имеет достаточно низкую температуру плавления (~370°С), при которой практически отсутствуют изменения параметров материалов и прибора в процессе пайки.

Транзисторные сборки содержат в объеме одного кристалла несколько планарных транзисторов. Эти транзисторы имеют примерно одинаковые вольт-амперные характеристики и электрические параметры, что позволяет применять парные транзисторы в симметричных дифференциальных усилителях.

В диодных сборках тело кристалла используется в качестве общего электрода. На рис. 1.5.3 *n*-область кристалла выполняет роль катода. Локальные *p*-области, сформированные методом диффузии, являются анодами диодов. Они имеют планарные выводы. Диодные сборки-полуфабрикаты монтируются на плате микросхемы методом пайки.

Один из вариантов структуры полевого транзистора с затвором, изолированным *p—n*-переходом, показан на рис. 1.5.4. Канал *p*-типа (1) образован в результате полного перекрытия области *p* диффузионной областью *n*⁺-типа. В сечении В—В показано, что эта область соединяется с *n*-областью кристалла. Таким образом,

p-канал со всех сторон окружен материалом *n*- или *n*⁺-типа, выполняющим роль затвора. Затвор имеет планарный (8) и объемный (7) выводы. Области истока и стока имеют планарные выводы 2, 3 соответственно.




Рис. 1.5.4. Структура *p*-канального полевого транзистора с затвором, изолированным *p-n*-переходом:

1 — канал *p*-типа; 2, 3 — планарные выводы истока и стока; 4 — объемная *n*-область затвора; 5, 6 — объемная и планарная *n*⁺-области затвора; 7 — вывод объемной области затвора; 8 — планарный вывод затвора; 9 — пленка SiO₂

Все бескорпусные полупроводниковые приборы предназначены для работы в составе герметизированных микросхем. В связи с тем, что покупные приборы должны транспортироваться на заводы-изготовители микросхем, храниться на предприятии-изготовителе и предприятии-потребителе приборов, их обязательно защищают от воздействия влаги и других воздействий, характерных для производственных условий. Влага, пары кислот и щелочей, заряженные частицы пыли, попадая на незащищенный полупроводниковый прибор, изменяют состояние поверхности полупроводника, разрушают металлизацию и контакты. Загрязнение поверхности приводит к нестабильности параметров полупроводниковых приборов. Поверхность кристалла полупроводникового прибора, на которой сформированы металлизированные проводники и контактные площадки, защищают легкоплавкими свинцовоборосиликатными стеклами, кремнийорганическими и эпоксидными компаундами, эмальями и лаками.

По способу монтажа в микросхемах бескорпусные полупроводниковые приборы разделяются на две группы: приборы с гибкими проволочными и с жесткими объемными выводами в виде шариков, столбиков или балочек. Примеры конструкций приборов с гибкими проволочными выводами изображены на рис. 1.5.5. Гибкие выводы из золотой проволоки диаметром 30...50 мкм методом термокомпрессии приваривают к контактным площадкам кристалла. Дополнительно их механически закрепляют с помощью защитного компаунда. Различные ТКЛР кремния, проволочных выводов и герметизирующих компаундов увеличивают механические напряжения в областях контактов проволочных выводов. При высоких температурах возможно разрушение контактов из-за отрыва проволочного вывода от контактной площадки или отрыва контактной площадки от поверхности кристалла. Это ограничива-

ет максимальную рабочую температуру кремниевых бескорпусных полупроводниковых приборов величиной +125°С.

Приборы с гибкими выводами устанавливают на плате микросхемы методом «лицевого» монтажа (гибкие выводы обращены к микросхемнику). Кристаллы крепятся к подложке клеем холодного отверждения на основе смол ЭД-5 или ЭД-6. Прослойка клея должна иметь малую толщину (~0,05...0,1 мм), так как клей обладает низкой теплопроводностью и оказывает достаточно большое влияние на условия отвода тепла от кристалла. Внешние выводы прибора припаивают или приваривают к контактным площадкам платы. После пайки (сварки) проводник должен иметь незначительный прогиб, обеспечивающий отсутствие натяжения проволоки.




Рис. 1.5.5. Конструкция бескорпусного транзистора (а) и диодной сборки (б) с проволочными выводами

Конструкция с гибкими проволочными выводами не позволяет автоматизировать процесс монтажа приборов в микросхемах.

Автоматизированные процессы монтажа используются при применении полупроводниковых приборов с объемными жесткими выводами (рис. 1.5.6). Шариковые выводы (рис. 1.5.6,а) гальвани-




Рис. 1.5.6. Конструкция бескорпусного биполярного транзистора с шариковыми (а) и балочными (б) выводами

чески наращивают на напыленные контактные площадки кристалла. При применении приборов с шариковыми выводами требуется точная оптико-механическая система их установки на контактные площадки платы методом «перевернутого кристалла». При этом усложняется визуальный контроль качества монтажа приборов.

Приборы с балочными выводами (рис. 1.5.6,б) отличаются простотой монтажа, возможностью визуального контроля качества соединений, однако они занимают большую площадь на поверхности платы и снижают плотность компоновки микросхемы.

Электрические и эксплуатационные параметры бескорпусных полупроводниковых приборов приведены в соответствующей справочной литературе. Одним из важнейших параметров, определяющих тепловой режим транзистора, является тепловое сопротивление $R_{т\text{вн}}$. Это тепловое сопротивление между p - n -переходом и поверхностью платы, к которой приклеен или припаян транзистор. Тепловое сопротивление $R_{т\text{вн}}$ определяется суммой тепловых сопротивлений кристалла и прослойки клея. Значение $R_{т\text{вн}}$ зависит от размеров бескорпусных транзисторов и составляет $(0,22 \dots 0,86) \cdot 10^{+3} \text{ } ^\circ\text{C}/\text{Вт}$, если применяется односторонняя заливка прибора только со стороны выводов (транзистор 2Т331— $0,22 \cdot 10^{+3} \text{ } ^\circ\text{C}/\text{Вт}$; транзистор 2Т307 — $0,63 \cdot 10^{+3} \text{ } ^\circ\text{C}/\text{Вт}$; транзистор 2Т324— $0,86 \cdot 10^{+3} \text{ } ^\circ\text{C}/\text{Вт}$; диодные матрицы КД901, КД902, КД904, КД907— $0,22 \cdot 10^{+3} \text{ } ^\circ\text{C}/\text{Вт}$) и примерно $1,6 \cdot 10^{+3} \text{ } ^\circ\text{C}/\text{Вт}$ для приборов с полной (двухсторонней) заливкой компаундом.

ГЛАВА 2

Конструкции гибридных интегральных микросхем и микросборок

§ 2.1. Функциональный и интегрально-групповой принципы компоновки микросхем с различной степенью интеграции

Микроэлектронная аппаратура (МЭА) на основе интегральных микросхем (ИС) и микросборок (МСБ) строится по функциональному принципу. Каждый модуль (устройство, блок, ячейка, микросборка, микросхема) выполняет определенную функцию. Он может использоваться, например, как процессор, арифметическое устройство, регистр сдвига, триггер.

Разбиение функционально-логической схемы ЭВМ на модули осуществляется по принципу «от устройства к блоку...». При этом ставится задача осуществить максимальное число связей внутри модулей и свести к минимуму число межмодульных связей. Такой подход обусловлен не только стремлением повысить качество МЭА путем повышения плотности компоновки и надежности, но и ограничить количество выводов модулей, предназначенных для межмодульных связей. Количество выводов корпусов и коммутационных плат ограничивается их размерами и возможностями технологии.

В производстве гибридных ИС с низким уровнем интеграции используется интегральный метод последовательного формирова-

ния комплексов пассивных элементов (резисторов, конденсаторов) и коммутационных проводников на общей подложке с последующим монтажом навесных компонентов. БГИС и МСБ с регулярной структурой, состоящие из подложки с многослойной коммутацией и навесных бескорпусных полупроводниковых приборов, комплектуются по такой же схеме. Рассматриваемый принцип компоновки получил условное название функционального.

При проектировании и производстве сложных БГИС и МСБ с нерегулярной структурой, в состав которых входят самые разнообразные пассивные элементы и компоненты, бескорпусные полупроводниковые приборы и микросхемы, широко используется интегрально-групповой принцип расчленения (разбиения) конструкции на составляющие. Отдельные элементы группируются в конструктивно (а не функционально) законченные составляющие общей конструкции микросхемы по технологическому принципу. Эти составляющие компонуются в конструктивно и функционально законченный узел — микросхему. Например, МСБ может состоять из комплекса (группы) пленочных резисторов и проводников, сформированных на одной подложке, комплекса (группы) пленочных конденсаторов и проводников, сформированных на другой подложке, которые совместно с навесными полупроводниковыми приборами и ИС монтируются на общей подложке с однослойной или многослойной коммутацией.

Использование интегрально-группового метода компоновки БГИС позволяет повысить выход годных и снизить стоимость изделий, так как в процессе производства осуществляется контроль параметров элементов сравнительно простых комплексов, поступающих на общую сборку. Возможно гибкое сочетание толсто- и тонкопленочной технологии. Прецизионные пленочные элементы могут изготавливаться и подгоняться отдельно. Такая конструкция ремонтпригодна. Однако при большом количестве составляющих повышается стоимость процесса сборки: стоимость монтажно-сборочных работ составляет значительную долю (более 50%) полной стоимости микросхемы. Анализируя различные варианты компоновки, можно оптимизировать конструкцию микросхемы по критерию минимальной стоимости. Примерная методика оптимизации конструкции БГИС по критерию стоимости рассмотрена в § 3.6.

§ 2.2. Подложки

Подложка выполняет роль основания, на поверхности которого формируются по заданному рисунку пленочные элементы микросхемы. К конструкции и материалу подложки предъявляется ряд требований, вытекающих из необходимости обеспечения заданных электрических параметров микросхемы, ее надежности и особенностей технологии изготовления пассивных элементов. Материал подложки должен обладать:

— высоким сопротивлением изоляции, низкой диэлектрической проницаемостью и низким тангенсом угла диэлектрических по-

терь, высокой электрической прочностью для обеспечения качественной электрической изоляции элементов микросхемы как на постоянном токе, так и в широком диапазоне частот;

— высоким коэффициентом теплопроводности для эффективной передачи тепла от тепловыделяющих элементов (резисторов, диодов, транзисторов) к корпусу микросхемы или блока (для микросборок);

— высокой механической прочностью, обеспечивающей целостность подложки с нанесенными элементами как в процессе изготовления микросхемы (разделение на субподложки, термокомпрессия, пайка, установка подложки в корпус и т. д.), так и при ее эксплуатации в условиях термоциклирования, термоударов и механических воздействий;

Таблица 2.2.1

Рекомендуемые размеры плат

№ м/п	Ширина, мм		Длина, мм	
	номинальное значение	отклонение	номинальное значение	отклонение
1	96		120	
2	60	— 0,3	96	
3	48		60	— 0,3
4	30		48	
5	24	— 0,2	30	
6	20		24	— 0,2
7	16		20	
8	12		16	
9	10		16	
10	10	— 0,1	12	— 0,1
11	5		6	
12	2,5		4	
13	16		60	— 0,3
14	32	— 0,2	60	
15	8	— 0,1	15	— 0,1
16	8		10	
17	24	— 0,2	60	
18	15	— 0,1	48	— 0,3
19	20	— 0,2	48	

Материалы подложки и нанесенных на нее пленок должны иметь незначительно различающиеся температурные коэффициенты линейного расширения (ТКЛР) для обеспечения достаточно малых механических напряжений в пленках, вызывающих их отслаивание и растрескивание при охлаждении подложки после нанесения пленочных элементов. Кроме того, подложки тонкопленоч-

ных ИС должны обладать малым газовыделением для устранения загрязнения атмосферы в камере напылительной установки.

Структура материала подложки и состояние ее поверхности оказывают существенное влияние на структуру выращиваемых тонких пленок и характеристики пленочных элементов. Большая шероховатость поверхности подложки снижает надежность тонкопленочных резисторов и конденсаторов, так как микронеровности уменьшают толщину резистивных и диэлектрических пленок. При толщине пленок около 100 нм допускается высота микронеровностей примерно 25 нм. Следовательно, обработка поверхности подложки для тонкопленочных микросхем должна соответствовать 14 классу чистоты. Толстые пленки имеют толщину 10...50 мкм, поэтому подложку для толстопленочных ИС могут иметь микронеровности до 1...2 мкм, что соответствует 8...10 классам чистоты. Для обеспечения хорошей адгезии пасты к подложке высота микронеровностей должна быть 50...200 нм.

Габаритные размеры подложек стандартизованы. Обычно на стандартной подложке групповым методом изготавливается несколько плат пленочных микросхем. Безотходное деление стандартной подложки на 2, 3, 4, 6, 8, 12 и более частей дает нормализованный ряд типоразмеров плат. Рекомендуемые к применению типоразмеры плат даны в табл. 2.2.1. Размеры плат № 3—10 соответствуют посадочным местам стандартных корпусов. Платы с остальными номерами применяются в микросборках. Толщина подложек составляет 0,35...0,6 мм.

Для изготовления подложек применяются бесщелочные стекла, ситалл и керамика. Электрофизические характеристики ситалла удовлетворяют большинству требований, предъявляемых к материалам подложек, поэтому ситалл нашел наибольшее применение в производстве маломощных тонкопленочных ГИС. Основным недостатком ситалла является низкая теплопроводность.

Керамические подложки используются при изготовлении микросхем повышенной мощности благодаря высокому коэффициенту теплопроводности. Наибольшей теплопроводностью обладает бериллиевая керамика (99,5% BeO). В производстве тонкопленочных ИС керамические подложки предварительно покрывают тонким слоем окиси тантала или бесщелочного стекла (стеклянная глазурь) для получения гладкой поверхности. В толстопленочных ИС в основном применяют высокоглиноземистые керамики 22ХС (96% Al₂O₃) и «Поликор», характеризующиеся высокой температурой размягчения, так как обжиг высокотемпературных пиромалей, применяемых при формировании толстопленочных элементов, производится при температурах около 900°С. Основные характеристики материалов подложек представлены в табл. 2.2.2.

§ 2.3. Пленочный монтаж

В гибридных ИС с помощью пленочных коммутационных проводников осуществляется электрическое соединение пленочных

Таблица 2.22
Электрофизические параметры материалов подложек

Параметр	Стекло		Ситалл СТ50-1	Главле- ный кварц	Керамика		
	С41-1	С48-3			²² XС (96% Al ₂ O ₃)	Поликор	Глазуро- ванная
Класс чистоты обработки по- верхности	14	14	13—14	14	12...14	14	Высота микроне- ровностей до 0,45 мкм
ТКЛР, °С ⁻¹ (в интервале температур, °С)	(41±2) 10 ⁻⁷ (20...300)	(48±2) 10 ⁻⁷ (20...300)	(50±2) 10 ⁻⁷ (20...300)	55·10 ⁻⁷ —	(70...75) 10 ⁻⁷ (20...800)	(73...78) 10 ⁻⁷ (до 400)	70·10 ⁻⁷
Теплопроводность, Вт/(м·°С)	1	1,5	1,5	7...15	10	30...45	1,2...1,7
Температура размягче- ния, °С	—	750	620	1500	1500	—	1900
Диэлектрическая проницае- мость при f = 10 ⁶ Гц и T = +20°C	7,5	3,2...8	5...8,5	3,8	10,3	10,5	13...16
Тангенс угла диэлектричес- ких потерь при f = 10 ⁶ Гц и T = +20°C	20·10 ⁻⁴	15·10 ⁻⁴	20·10 ⁻⁴	—	6·10 ⁻⁴	18·10 ⁻⁴	18·10 ⁻⁴
Объемное сопротивление, Ом·см, при 25°C	10 ¹⁷	10 ¹⁴	—	10 ¹⁵	—	—	—
Электрическая прочность, кВ/мм	40	40	—	—	50	—	50

элементов и навесных компонентов в соответствии с принципиальной электрической схемой. Контактные площадки, представляющие собой расширенные области коммутационных проводников, используют для обеспечения электрического контакта с выводами навесных компонентов и корпуса. Коммутационные проводники и контактные площадки должны обеспечивать качественное и надежное электрическое соединение элементов микросхемы.

Электрофизические свойства коммутационных проводников и контактных площадок в значительной степени определяются свойствами применяемых материалов, к которым предъявляется ряд требований: низкое удельное сопротивление; хорошая адгезия к подложке; высокая антикоррозийная стойкость; обеспечение низкого и воспроизводимого переходного сопротивления контакта; возможность пайки или сварки выводов навесных компонентов и проволочных перемычек, используемых для электрического соединения контактных площадок платы с выводами корпуса; совместимость технологии нанесения пленочных коммутационных проводников и контактных площадок с технологией изготовления других элементов микросхем.

В тонкопленочных конструкциях большинству вышеуказанных требований удовлетворяет алюминий. Присоединение внешних выводов к алюминиевой пленке осуществляется в основном сваркой. При применении алюминия трудно получить достаточно толстые коммутационные проводники (~10 мкм), так как толстые алюминиевые пленки характеризуются недостаточной адгезией к подложке.

Наиболее широко используются многокомпонентные слоистые системы. Так, в трехкомпонентной системе первый слой обеспечивает хорошую адгезию к подложке, второй — хорошую проводимость, третий — антикоррозийную защиту и возможность пайки или сварки. В многокомпонентных системах материалы слоев подбираются так, чтобы не образовывались интерметаллические соединения на границах раздела соседних слоев, так как это повышает переходное сопротивление контактов и снижает его стабильность. Для исключения интерметаллических соединений применяют промежуточные барьерные слои. Так, в системе золото — металл хорошие результаты дает барьерный слой из платины.

Хорошую адгезию обеспечивают такие материалы, как хром, ниобий, титан, молибден. Для защиты от внешних воздействий и обеспечения хорошего качества пайки используют покрытия из никеля и золота. Свойства рекомендуемых к применению многокомпонентных систем приведены в табл. 2.3.1.

В толстопленочных микросхемах для формирования коммутационных проводников и контактных площадок применяют проводниковые пасты ПП-1...ПП-4. Основные характеристики толстопленочных проводников, изготавливаемых из вышеуказанных паст, приведены в табл. 2.3.2.

Размеры коммутационных проводников и контактных площадок выбираются такими, чтобы обеспечить малое сопротивление

Таблица 2.3.1

Параметры многокомпонентных систем коммутационных проводников и контактных площадок

Материал	Толщина слоя, нм	Удельное поверхностное сопротивление ρ_{\square} , Ом/□	Рекомендуемый способ контактирования внешних выводов
Подслой — нихром Х20Н80 (ГОСТ 2238—58) Слой — золото Зл 999,9 (ГОСТ 7222—54)	10...30 600...800	0,03...0,04	Пайка, сварка
Подслой — нихром Х20Н80 (ГОСТ 2238—58) Слой — медь вакуумной плавки МВ (МРТУ 14-14-42—65) Покрытие — никель (МРТУ 14-14-46—65)	10...30 600...800 80...120	0,02...0,04	Сварка
Подслой — нихром Х20Н80 (ГОСТ 2238—58) Слой — медь вакуумной плавки МВ (МРТУ 14-14-42—65) Покрытие — золото Зл 999,9 (ГОСТ 7222—54)	10...30 600...800 50...60	0,02...0,04	Пайка, сварка
Подслой — нихром Х20Н80 (ГОСТ 2238—58) Слой — алюминий А99 (ГОСТ 11069—64) Покрытие — никель (МРТУ 14-14-46—65)	10...50 250...350 50	0,1...0,2	Пайка

(на высоких частотах малые индуктивности и паразитные емкости), заданную плотность тока и конструктивно-технологические ограничения, которые приводятся в соответствующих отраслевых стандартах. Сопротивления и индуктивности проводников рассчитывают по формулам (1.1.2) и (1.1.17) соответственно.

В БГИС и МСБ применяют многослойные коммутационные платы с несколькими слоями коммутационных проводников. К коммутационным платам предъявляют следующие требования: высокая плотность монтажа; качественная межслойная изоляция; малое и постоянное во времени переходное сопротивление контактов в областях контактирования проводников разных слоев; малые сопротивления проводников и паразитные емкости; высокая механическая прочность; эффективный перенос тепла от элементов, компонентов и кристаллов к теплоотводящим поверхностям; низкая стоимость. Вышеуказанные требования удовлетворяются свойствами применяемых материалов, конструкцией и технологией изготовления. Так, например, материалы изолирующих слоев

Таблица 2.3.2

Основные параметры толсто пленочных проводников

Параметр	Паста			
	ПП-1	ПП-2	ПП-3	ПП-4
Толщина пленки d , мкм	10...20	15...20	15...25	15...25
Удельное поверхностное сопротивление ρ_{\square} , Ом/□	0,05	0,05	0,05	0,05
Минимальное расстояние между проводящими элементами в одном слое, мм	0,2	0,2	0,05	0,1
Минимальные размеры проводников, мм	0,25	0,25	0,15	0,2
Максимальная точность изготовления пленок элементов, мм	$\pm 0,1$	$\pm 0,1$	$\pm 0,05$	$\pm 0,1$

должны обладать достаточно низкой диэлектрической проницаемостью, высокой электрической прочностью и высоким сопротивлением изоляции.

Применяется три разновидности многослойных коммутационных плат: платы с многослойным тонкопленочным, толсто пленочным или комбинированным монтажом; многослойные керамические подложки; платы с пленкой — носителем пленочных коммутационных проводников. Два варианта построения коммутационных плат с многослойным пленочным монтажом показаны на рис. 2.3.1. Для




Рис. 2.3.1. Варианты построения коммутационных плат с многослойным пленочным монтажом с изоляцией в областях пересечений проводников (а) и со сплошным слоем изоляции и окнами в областях контакта проводников различных слоев (б):

1 — область изолированного пересечения проводников; 2 — область контакта проводников

уменьшения паразитной емкости в областях пересечения проводников применяют материал с малой диэлектрической проницаемостью и увеличивают толщину изолирующего слоя. Однако с ростом толщины изолирующего слоя увеличивается высота ступенек и затрудняется получение однородного металлического покрытия в областях ступенек.

Многослойные толсто пленочные структуры получают последовательным нанесением и вжиганием проводящих и изолирующих слоев. Материалы изолирующих и проводящих слоев должны быть согласованы с ТКЛР подложки. Изолирующие слои необходимо изготавливать беспористыми для устранения коротких замыканий металлизации. Технология изготовления плат с двухслойной

металлизацией обеспечивает выход годных 80...90%. Для повышения выхода годных плат применяют двукратную печать материала изолирующего слоя. При этом уменьшаются паразитные емкости за счет увеличения толщины диэлектрика.

Плотность толсто пленочного монтажа ограничивается технологическими возможностями формирования отверстий в изолирующем слое для межслойных проводниковых переходов (рис. 2.3.1,б). Параметры материалов, применяемых для изготовления изолирующих слоев, и предельные конструктивно-технологические параметры толсто пленочных коммутационных плат приведены в табл. 2.3.3, 2.3.4. В процессе создания многослойных коммутационных плат могут формироваться также толсто пленочные резисторы и конденсаторы.

Таблица 2.3.3
Электрофизические параметры материалов изолирующих слоев

Параметр	Марка цемента	
	СЦ-273	СЦ-45
Температура плавления, °С	350	600
Температура кристаллизации, °С	750	700
Коэффициент линейного расширения, °С ⁻¹	$5,2 \cdot 10^{-6}$	$3 \cdot 10^{-6}$
Диэлектрическая проницаемость	17	7...8
Тангенс угла диэлектрических потерь	$2,5 \cdot 10^{-3}$	$3 \cdot 10^{-3}$
Удельное объемное сопротивление при 20°С, Ом·см	10^{13}	10^{13}

Таблица 2.3.4
Предельные и рекомендуемые значения конструктивно-технологических параметров толсто пленочных коммутационных плат

Параметр	Рекомендуемое	Предельное
Число слоев проводниковой коммутации	2	5
Расстояние между центрами (шаг), мм:		
межслойных переходов	1	0,6
параллельных проводников	0,5	0,3
Ширина проводников (минимальная), мм	0,25	0,15
Удельное сопротивление проводников, Ом/□:		
внутренних слоев	0,03	—
наружного слоя (после лужения)	0,005	—

Тонко пленочная технология позволяет получить более высокую плотность коммутационных проводников, однако проблемы повышения выхода годных плат и недостаточно высокая надежность изоляции в областях пересечения проводников сдерживают широкое применение многослойных тонко пленочных коммутационных плат. Удовлетворительные результаты достигаются применением полимеризованных полиамидных пленок толщиной около 2 мкм. При этом используется следующая система металлизации: 1-й

слой — золото на подслое Cr; 2-й слой — алюминий на подслое Ti или V толщиной 50...100 нм для улучшения адгезии алюминия и защиты контактов между слоями от образования интерметаллических соединений золота с алюминием. Для получения качественной металлической пленки на ступеньках слой металла должен иметь толщину 2...3 мкм. Значительное повышение качества изоляции достигается при использовании двухслойных диэлектриков, например монооксид кремния — полиамид, двуокись кремния — полиамид, окись алюминия — полиамид. Параметры слоев коммутационной платы с двухслойным диэлектриком приведены в табл. 2.3.5 [4]. Тонко пленочная металлизация используется также для изготовления последнего слоя металлизации в толсто пленочных коммутационных платах, если требуется повысить плотность монтажа для присоединения навесных полупроводниковых приборов и микросхем с шариковыми и столбиковыми выводами. Малое сопротивление коммутационных проводников обеспечивается гальваническим наращиванием меди и последующим покрытием никелем.

Таблица 2.3.5
Параметры слоев тонко пленочной коммутационной платы

Слой	Материал	Толщина, мкм	Удельное поверхностное сопротивление ρ_{\square} , Ом/□	Диэлектрическая проницаемость, ϵ_d	Удельная емкость в областях пересечения C_0 , пФ/см ²
1-я металлизация	Al	5	0,005	—	—
Двухслойный диэлектрик	SiO	0,5	—	2...8	10
	ПАК-1	3,5	—	3,4...4,5	
2-я металлизация	Al	3,5	0,009	—	—

Многослойные керамические подложки формируются из нескольких слоев необожженной керамики толщиной примерно 100 мкм, на поверхность которых последовательно наносят пасту для коммутационных проводников. После опрессовки и обжига многослойного пакета образуется монолитная структура, внутри и на поверхности которой расположены коммутационные проводники. Межслойные соединения проводников образуются через отверстия в керамических слоях, боковые поверхности которых покрываются пастой в процессе формирования контура коммутационных проводников слоя или с помощью молибденовых столбиков, вырубаемых из фольги с одновременной загонкой в керамическую

заготовку изолирующего слоя. Молибден является тугоплавким металлом, выдерживающим температуру обжига керамики около 1400° С. Подложки с молибденовыми перемычками применяют только при массовом производстве в связи с высокой стоимостью оснастки.

Многослойные керамические подложки используются как в микросборках, так и в корпусированных БГИС. В последнем случае подложка входит в состав корпуса. Высокая теплопроводность и механическая прочность керамики в широком диапазоне температур обеспечивают высокое качество микросхем.

В коммутационных платах с пленкой-носителем используют тонкую (50...60 мкм) полиимидную пленку-носитель коммутационных проводников. Двустороннюю металлизацию поверхностей пленки и боковых поверхностей вытравленных в ней отверстий для соединения проводников слоев осуществляют термовакuumным напылением системы металлов Cr—Cu—Cr толщиной 1...2 мкм с последующим гальваническим наращиванием системы Cu—(Sn, Bi) толщиной 20...30 мкм по контуру, определяемому слоем фоторезиста. На неметаллизированных поверхностях подслоя Cr—Cu—Cr удаляют вместе с фоторезистом.

Рассмотрим варианты реализации многослойных коммутационных плат с полиимидной пленкой (рис. 2.3.2). В первом вариан-




Рис. 2.3.2. Примеры реализации многослойных коммутационных плат с полиимидной пленкой — носителем:

1 — подложка; 2 — полиимидная пленка; 3 — нижний коммутационный слой; 4 — верхний коммутационный слой; 5 — кристалл; 6 — коммутационные проводники для разводки питания; 7 — клей; 8 — консольные выводы

те пленка с двусторонней металлизацией приклеивается к ситалловой подложке, во втором — используется керамическая плата-носитель с первым слоем металлизации для разводки питания. Кристаллы устанавливаются на плате-носителе для повышения эффективности теплоотвода. Соединение коммутационных проводников, сформированных на полиимидной пленке, с периферийными контактными площадками платы-основания и контактными площадками кристаллов осуществляется с помощью консольных выводов.

Перспективно применение металлизированной полиимидной пленки в микросборках с анодированной алюминиевой подложкой. Конструкция характеризуется высокой надежностью, технологичностью, механической прочностью и эффективным отводом тепла от навесных компонентов. Большие размеры коммутационных плат с алюминиевой подложкой (100×100 мм) позволяют существенно сократить количество проводочных связей и тем самым повысить плотность компоновки и надежность микросборочной аппаратуры. Сравнительная оценка коммутационных плат приведена в табл. 2.3.6.

Таблица 2.3.6.

Некоторые сравнительные характеристики многослойных коммутационных плат

Конструктивно-технологическое исполнение коммутационной платы	Плотность разводки лин, мм	Число коммутационных слоев	Макс. малый размер платы, мм	Удельная рассеиваемая мощность, Вт/см ²	Механическая прочность, отн. ед.	Ремонтоспособность, отн. ед.
Толстопленочная технология	1...2	2...6	60×48	0,1	1,0	1,0
Многослойные керамические платы	1...2	2...8	—	0,3	1,0	0,5
Тонкопленочная технология	3...5	2	60×48	0,05	0,5	1,0
Полиимидная пленка на анодированном алюминии	5	2...10	100×100	0,5	10	1,0

§ 2.4. Корпуса

Корпуса предназначены для защиты элементов и компонентов ИС от климатических (влага, газы) и механических воздействий и светового облучения. Корпус обеспечивает эффективный отвод тепла от тепловыделяющих элементов и компонентов микросхемы. Металлический корпус осуществляет также экранирование от воздействия электростатических, а в некоторых случаях и магнитных полей. Корпус имеет выводы, с помощью которых микросхему монтируют на печатную плату. Контактные площадки платы ИС электрически соединены с выводами корпуса.

К корпусу ИС предъявляется ряд требований, обусловленных ее назначением и электрическими параметрами, особенностями сборки как самих ИС, так и сборки ИС на печатных платах, назначением, особенностями конструкции и условиями эксплуатации аппаратуры, в которой используются ИС. К этим требованиям относятся: герметичность конструкции, высокая надежность, малые габариты, эффективный теплоотвод, малые паразитные электрические параметры выводов (активное сопротивление, индуктивность и емкость), высокая механическая прочность, простота монтажа на печатных платах, легкость съема с печатной платы при необходимости ремонта, низкая стоимость, защита от светового облучения. К корпусу могут предъявляться требования, обусловленные специфическим назначением микросхемы: электростатическое

и (или) магнитное экранирование, обеспечение возможности воздействия света при обработке оптической информации или при стирании информации в программируемых (полупостоянных) запоминающих устройствах (ППЗУ) ультрафиолетовым облучением и др.

Обеспечение герметичности корпуса. Элементы и компоненты ИС, предназначенных для работы в условиях повышенной влажности и в атмосфере различных газовых сред, следует помещать в корпуса, обеспечивающие полную герметизацию. Герметичность корпуса достигается применением непроницаемых для влаги и газов материалов и вакуумплотным соединением этих материалов.

В конструкциях корпусов широко используются соединения металлов с металлами, стеклом, керамикой и полимерами, керамики с керамикой и стеклом, стекла со стеклом и др. Высокотемпературные стекла и керамику обычно соединяют с помощью промежуточного слоя легкоплавкого стекла. Определенные трудности возникают при образовании вакуумплотных соединений металлов с керамикой и стеклом. Они обусловлены различными ТКЛР и коэффициентами теплопроводности. Дело в том, что при изготовлении корпуса, сборке микросхемы, эксплуатации детали конструкции подвергаются большим перепадам температуры. Из-за разницы ТКЛР и коэффициентов теплопроводности (разная скорость нагрева деталей) в элементах конструкции возникают большие механические напряжения, приводящие к растрескиванию соединений и нарушению герметичности. Опыт показывает, что разни-

ца ТКЛР соединяемых материалов должна составлять $1 \cdot 10^{-6} \text{ } ^\circ\text{C}^{-1}$. ТКЛР материалов, применяемых при изготовлении герметичных корпусов, указаны в табл. 2.4.1.

Для согласования ТКЛР металла со стеклом или керамикой используются буферные материалы с промежуточным значением ТКЛР. В роли буфера широко применяют так называемые припайные стекла, имеющие сравнительно невысокую температуру размягчения ($\sim 500^\circ\text{C}$). При нагреве припайное стекло размягчается и смачивает соединяемые поверхности подобно тому, как припой смачивает соединяемые металлические детали. ТКЛР припайного стекла находится в пределах $(4 \dots 12) 10^{-6} \text{ } ^\circ\text{C}^{-1}$. Его величина зависит от времени и температуры термообработки в процессе соединения материалов. Это обусловлено тем, что размеры кристаллов, образующихся после расплавления стекла, зависят от температуры и длительности термообработки. Кристаллизующийся спай обеспечивает высокую механическую прочность соединяемых материалов. Допускается многократный изгиб выводов без нарушения герметизации. Возникающие на поверхности стекла микротрещины оканчиваются на гранях приповерхностных кристаллов и не распространяются в глубь спаивания.

Для образования герметичных соединений керамики с керамикой и керамики с металлом используют также покрытые припоем слои вожженного металла (серебра) в керамику. Сочетания керамики, стекла и металлов с пластмассами не обеспечивают полностью герметичных соединений вследствие большой разницы в ТКЛР (см. табл. 2.4.1) и высокой влагопроницаемости пластмасс. Эпоксидные, фенольные и силиконовые пластмассы используются только в корпусах микросхем, предназначенных для работы в умеренных условиях (влажность $\leq 85\%$).

Типы корпусов. В соответствии с ГОСТ 17467—72 «Микросхемы интегральные. Корпуса» корпуса микросхем отечественного производства разделяют на четыре типа. В основу классификации положены форма корпуса и расположение выводов относительно тела (изделие без выводов) корпуса. Основные формы корпусов и расположение их выводов показаны на рис. 2.4.1: тип 1 — прямоугольный корпус, выводы расположены перпендикулярно к основанию в пределах тела корпуса (а); тип 2 — прямоугольный корпус, выводы расположены перпендикулярно к основанию за пределами тела корпуса (б); тип 3 — круглый корпус, выводы расположены перпендикулярно к основанию в пределах тела корпуса (в); тип 4 — прямоугольный корпус с планарными выводами (г).

ГОСТ 17467—72 устанавливает габаритные и присоединительные размеры и условные обозначения корпусов. Расстояния между центрами выводов корпусов 1-го и 2-го типа 2,5 мм, 3-го типа под углом 30° и 45° ; 4-го типа 1,25 мм, а в многовыводных корпусах БГИС 0,625 мм. В последнем случае осуществляется четырехрядная формовка выводов. Расстояния между центрами контактных площадок печатной платы должны быть 1,25 мм. Условное

Таблица 2.4.1

Параметры материалов, применяемых для изготовления корпусов

Материал	Состав, %	ТКЛР, $^\circ\text{C}^{-1}$	Коэффициент теплопроводности, Вт/(м \cdot °C)
Алюминиевая керамика	94...96 Al ₂ O ₃ , 6...4 MgO и SiO ₂	(6,4...7,9) 10^{-6}	19,6
Бериллиевая керамика	97...99 BeO	7,0 10^{-6}	208
Боросиликатное стекло	—	4,6 10^{-6}	1,1
Припайное стекло	58PbO, 12Ba ₂ O ₃ , 20SiO ₂ , 8ZnO, 2 — прочие окислы	(4,0...12,0) 10^{-6}	—
Ковар	18Co, 28Ni, 54Fe	(4,7...5,5) 10^{-6}	16,7
Керамвар	25Co, 27Ni, 48Fe	8,1 10^{-6}	—
Припой	61Sn, 39Pb	21,5 10^{-6}	—
Пластмассы	—	(20...200) 10^{-6}	0,3...2,0

обозначение конструкции корпуса состоит из шифра типоразмера корпуса, числа, указывающего количество выводов, и номера модификации. Шифр типоразмера корпуса состоит из обозначения типа корпуса (1, 2, 3 или 4) и двузначного числа (от 01 до 99), обозначающего номер типоразмера. Например, корпус 201.14-2 — это прямоугольный корпус типа 2, типоразмера 01, с 14 выводами, модификация вторая.




Рис. 2.4.1. Типы корпусов микросхем

Конструкции корпусов. Исходя из особенностей конструктивно-технологического исполнения корпуса можно разделить на несколько видов: стеклянные, керамические, пластмассовые, металлостеклянные, металлокерамические, металлополимерные, стеклокерамические и др. Конструкции наиболее широко применяемых корпусов показаны на рис. 2.4.2—2.4.4. В гибридных интегральных схемах широко применяются металлостеклянные корпуса 151.14-1, 151.15-2, 151.15-3, 155.15-4, 155.36-1 (рис. 2.4.2). В корпусах 151.15-2, 151.15-3, 151.15-4 применяется 15 штыревых выводов, один из которых соединен с металлической оболочкой с целью осуществления электростатического экранирования.

В БГИС используются многвыводные керамические корпуса 421.48-1, 421.50-1 (рис. 2.4.3). Керамическое основание и крышка корпуса одновременно выполняют роль многослойных толстопленочных коммутационных плат. Планарные выводы расположены вдоль длинных сторон с шагом 1,25 мм. Вдоль узких сторон расположены внешние межплатные монтажные переключки.




Рис. 2.4.2. Конструкции металлостеклянных корпусов 151.14-1 (а), 151.15-3 (б) и 151.36-1 (в)

Пример конструкции металлополимерного корпуса показан на рис. 2.4.4. Керамическая плата (1) со штырьковыми выводами (2) помещается внутри металлического колпачка (3). Торцевая полость конструкции заливается компаундом (4). Конструкция не обеспечивает качественную защиту элементов микросхемы в условиях повышенной влажности.

Выводы корпусов оцифровываются. Номера выводов проставляются на электрической схеме микросхемы и на соответствующих контактных площадках платы. Для определения положения первого вывода на корпусе делаются специальные метки: уступ на выводе, несимметричное расположение одного из выводов, выемка или точка на поверхности корпуса и др. Оцифровка идет по часовой стрелке, если смотреть на корпус со стороны выводов.




Рис. 2.4.3. Конструкция керамического корпуса 421.50-1





Рис. 2.4.4. Конструкции металлополимерного корпуса:

1 — керамическая плата; 2 — штырьковые выводы; 3 — металлический колпачок; 4 — компаунд

§ 2.5. Типовые конструкции ГИС и МСБ


Конструкция ГИС определяется уровнем ее сложности, назначением, требованиями к электрическим параметрам, условиям эксплуатации, особенностями и масштабом производства. Большинство конструкций микросхем, предназначенных для использования в ЭВМ, можно классифицировать по следующим признакам:

— способу защиты от внешних воздействий: корпусированные и бескорпусные;




а)

72



б)

Верхняя граница монтажа



в)

Рис. 2.5.1. Электрическая принципиальная схема (а) и расположение элементов на обеих сторонах керамической подложки (б, в) ИС с толстопленочными элементами

— схемам компоновки: моноэлементные матрицы однотипных пленочных элементов (резисторов или конденсаторов) с пленочной коммутацией и выводами; монокомпонентные — БГИС, МСБ с однотипными полупроводниковыми приборами или интегральными схемами, которые монтируются на однослойной коммутационной плате; поликомпонентные — БГИС, МСБ с разнородными элементами и компонентами;

— по уровню рассеиваемой мощности: маломощные и с повышенным уровнем рассеиваемой мощности.

Корпусированные ГИС и БГИС имеют индивидуальную защиту от внешних климатических и механических воздействий и используются в основном в негерметизированной электронно-вычислительной аппаратуре. Примеры конструкций толсто- и тонкопленочной ГИС с металлополимерным и металlostеклянным корпусами показаны на рис. 2.5.1, 2.5.2. Интересной особенностью толсто-пленочной ГИС с металлополимерным корпусом является то, что толсто-пленочные пассивные элементы и проводники формируются с обеих сторон керамической подложки-основания с торцевыми выводами, которые вплавляют в металлизированные отверстия при сборке микросхемы. Обозначения элементов на плате соответствуют электрической принципиальной схеме на рис. 2.5.1, а. Штриховыми контурами обозначены области защитного диэлектрика, который устраняет возможность образования коротких замыканий между толсто-пленочными проводниками и проволочными выводами полупроводниковых приборов.

Плата тонкопленочной ГИС (рис. 2.5.2) приклеивается тонким слоем клея (0,1 мм) к основанию корпуса. Контактные площадки подложки соединяют с выводами корпуса тонкими золотыми проволочками диаметром около 50 мкм.

На рис. В.3 была приведена конструкция БГИС с керамическим корпусом. Микросхема содержит две многослойные платы-подложки из поликора (24×36×1 мм), на которых расположено по 15 кремневых бескорпусных ИС (1,3×1,8×0,3 мм) с 16 столбиковыми выводами (диаметр столбика 100...120 мкм, высота 25...40 мкм). Между платами проложена покрытая припоем рамка из поликора. Многослойные платы содержат не только коммутационные проводники, но и толсто-пленочные резисторы.

Рассматриваемая конструкция БГИС имеет ряд недостатков: верхняя плата имеет плохие условия теплоотвода, так как она непосредственно не соприкасается с теплопроводящими поверхностями ячейки; корпус БГИС приклеивается к печатной плате ячейки, поэтому ячейка неремонтопригодна; для рассеивания мощности $P=3$ Вт (30 кристаллов с рассеиваемой мощностью 100 мВт) необходим радиатор, обеспечивающий теплосъем около $\frac{2}{3} P$.

С целью комплексной микроминиатюризации ЭВА применяются гибридные конструкции устройств с повышенным уровнем мощности: преобразователи энергии, стабилизаторы напряжения, коммутаторы, усилители управления. В таких ГИС используются керамические подложки из материала с высокой теплопроводностью, на которых формируются пассивные пленочные элементы, коммутационные проводники и монтируются бескорпусные мощные транзисторы и тиристоры, стабилитроны, бескорпусные ИС операционных усилителей и другие навесные компоненты. Наиболее эффективный теплоотвод обеспечивается в том случае, когда кристалл мощного транзистора припаяют непосредственно к металлическому корпусу. Такая конструкция осуществима, если возмож-






Рис. 2.5.2. Электрическая принципиальная схема (а) и конструкция (б) ИС с тонкопленочными элементами
1 — плата; 2 — корпус; 3 — проволочный вывод; 4 — клей

но электрическое соединение коллектора транзистора с корпусом.

Микросборки размещают в металlostеклянных корпусах, на печатных платах или на рамках ячеек (рис. 2.5.3, 2.5.4). Безрамочная конструкция с печатной платой (рис. 2.5.4,а) характер-




Рис. 2.5.3. Компонка МСБ в металlostеклянном корпусе:

1 — корпус; 2 — микросборки; 3 — субплаты с пленочными элементами (матрицы резисторов); 4 — кристаллы; 5 — навесные компоненты (диоды, транзисторы, конденсаторы); 6 — проволочные перемычки

2.5.4. Компонка МСБ в ячейках на печатной плате (а) и на планках рамки (б, в):

1 — микросборки; 2 — печатная плата; 3 — рамка; 4 — планка рамки; 5 — проволочные перемычки

зуется низкой механической прочностью и неудовлетворительными условиями охлаждения (в основном конвективный теплообмен). Такие конструкции применяют в нетеплоагрессивной аппаратуре, которая не подвергается значительным механическим воздействиям. Высокой механической прочностью и эффективным кондуктивным теплоотводом характеризуются рамочные конструкции ячеек (рис. 2.5.4,б, в), в которых МСБ клеят или демпфирующим компаундом приклеивается к теплоотводящим планкам рамки-носителя. Электрическое соединение контактных площадок МСБ и печатной платы осуществляется проводниками.

Наибольшая плотность упаковки достигается при компоновке ячеек по способу «непрерывной микросхемы» (рис. 2.5.3, 2.5.4,в). Внутренний монтаж осуществляют с помощью проволочных перемычек или гибких печатных шлейфов, соединяющих контактные площадки соседних МСБ. В этом случае необходимо согласованное проектирование топологии всех МСБ ячейки с учетом межмо-

дульных связей. Предварительно элементы и компоненты МСБ защищают одним или несколькими слоями лака. Полную защиту МСБ от внешних воздействий осуществляют на уровне блока, объем которого заполняют инертным газом.

§ 2.6. Критерии оценки качества конструкции ИС

Качество ИС определяется совокупностью наиболее существенных показателей электрических, конструктивно-технологических и эксплуатационных характеристик. Каждый частный показатель, характеризующий определенное свойство ИС, имеет свою размерность (Вт, с, м, бит...). Для оценки совокупности свойств стремятся вводить комплексный (обобщенный) безразмерный показатель качества, выражаемый через частные показатели, с определенными коэффициентами значимости. При выборе показателей качества исходят из общих принципов оценки качества продукции (КП). Обратим внимание на два достаточно важных принципа: всякая оценка КП зависит от того, для какой цели она производится, оценка КП зависит как от фактических, так и от базовых показателей качества (показателей эталона).

Рассмотрим на нескольких примерах различные подходы к выбору показателей качества ИС исходя из целевого назначения оценки качества. Для контроля качества микросхем в процессе производства необходимы объективные количественные показатели качества. Качество K рассматривается как функция $K = (y_1, y_2, \dots, y_i)$ от подвергаемых контролю параметров микросхемы y_i ($i=1, 2, \dots, m$), которые должны находиться в пределах установленных в ТУ норм при воздействии климатических, механических и других внешних факторов. Количественной оценкой качества ИС является вероятность p_k соответствия его фактических параметров требуемым. В практике выбирается экономически приемлемый показатель качества p_k , так как при повышении p_k , с одной стороны, снижается уровень брака и соответственно стоимость продукции, а с другой — повышаются затраты на повышение качества. Максимальный уровень качества $p_{kmax} = 1$.

Для сравнительной оценки эффективности применения различных конструктивно-технологических решений (полупроводниковые, гибридные, магнитные, оптоэлектронные или криоэлектронные ИС) широко используются геометрические, функционально-геометрические, функционально-энергетические и экономические критерии. Сравнение микросхем одного и того же функционального назначения как по электрическим параметрам, так и по вышеприведенным критериям позволяет получить более объективное представление об их качестве. Эти же критерии могут быть использованы для оценки качества компоновок в рамках одного или родственных конструктивно-технологических вариантов исполнения микросхемы.

К геометрическим показателям относятся: коэффициент использования объема $K_v = V_a/V_r$; коэффициент использования площади $K_s = S_a/S_r$; коэффициент использования площади подложки $K_{sp} = S_a/S_p$. Здесь V_a , S_a — объем и площадь, занимаемые элементами или компонентами конструкции, в которых происходит непосредственное хранение и преобразование энергии (резисторы, конденсаторы, диоды, транзисторы) или информации (бескорпусные интегральные схемы БГИС и МСБ); V_r , S_r — габаритный объем и площадь, занимаемая микросхемой на печатной плате; S_p — площадь подложки.

Функционально-геометрические критерии устанавливают количественную связь параметров, определяющих функциональное назначение или другие технико-экономические характеристики микросхемы, с ее геометрическими размерами. Например, запоминающие устройства характеризуются числом бит информации, которая может храниться в единице объема изделия (бит/см³).

Функционально-энергетические критерии устанавливают связь между электрическими и энергетическими показателями. Так, качество микросхем, выполняющих элементарные логические преобразования, оценивается энергией переключения, равной произведению средней мощности P на среднее время задержки $t_{зд ср}$.

В качестве критерия, определяющего технико-экономические характеристики конструкций микросхем, используют стоимость, пересчитанную на один логический элемент (руб./лог.эл., руб./вентиль), на единицу хранимой информации (руб./бит), на один компонент.

ГЛАВА 3

Основы конструирования гибридных и больших гибридных интегральных микросхем

§ 3.1. Обеспечение функциональной точности ГИС

Общий подход к проблеме точности. Качество микросхемы определяется группой выходных параметров $y_1, y_2, y_3, \dots, y_m$. Выходные параметры являются функциями питающих напряжений и параметров элементов $x_1, x_2, x_3, \dots, x_n$, значения которых зависят от погрешностей производства.

Микросхема должна быть спроектирована так, чтобы в процессе производства обеспечивались условия работоспособности:

$$y_{1 \text{ нг}} \leq y_1(x_1, x_2, x_3, \dots, x_i, \dots, x_n) \leq y_{1 \text{ вг}},$$

$$\dots \dots \dots$$

$$y_{m \text{ нг}} \leq y_m(x_1, x_2, x_3, \dots, x_i, \dots, x_n) \leq y_{m \text{ вг}}, \quad (3.1.1)$$

где $y_{1 \text{ нг}}, y_{m \text{ нг}}, y_{1 \text{ вг}}, y_{m \text{ вг}}$ — нижние и верхние допустимые границы выходных параметров в условиях производства. Для цифровых ИС условия работоспособности имеют обычно односторонние ограничения. Например, потребляемая мощность $P \leq P_{\text{доп}}$, среднее время задержки $t_{\text{зд}} \leq t_{\text{зд доп}}$, уровень статической помехи $U_{\pm n} \leq U_{\pm \text{доп}}$, нагрузочная способность $N_n \geq N_{n \text{ доп}}$ и т. д.

Вероятностный анализ точности ИС заключается в расчете вероятности p того, что ни одна из функций работоспособности не выйдет за пределы, определяемые системой (3.1.1). Оптимизация схемы и конструкции заключается в обеспечении максимальной величины p , определяющей выход годной продукции при приемлемых затратах.

В практике используются аналитические и численные методы расчета точности и оптимизации конструкции микросхем. При аналитическом методе расчета точности должны быть известны законы распределения параметров элементов и компонентов, математические ожидания $M(x_1), \dots, M(x_i), \dots, M(x_n)$ и среднеквадратические отклонения $\sigma_{x_1}, \dots, \sigma_{x_i}, \dots, \sigma_{x_n}$. Законы распределения выходных параметров микросхем $y_1, y_2, y_3, \dots, y_m$, являющихся функциями многих переменных, близки к нормальным даже в том случае, когда имеются отклонения законов распределения параметров элементов и компонентов от нормальных [3].

Аналитические методы анализа точности базируются на разложении функции $y_m = f(x_1, x_2, x_3, \dots, x_i, x_n)$ от многих переменных $x_1, x_2, x_3, \dots, x_i, x_n$ в ряд Тейлора и известных соотношениях для математического ожидания и среднеквадратического отклонения (дисперсии) суммы взаимосвязанных случайных величин:

$$\frac{\Delta y_m}{y_m} \approx \sum_{i=1}^n A_{y_m}^{x_i} \frac{\Delta x_i}{x_i}; \quad (3.1.2)$$

$$M\left(\frac{\Delta y_m}{y_m}\right) \approx \sum_{i=1}^n A_{y_m}^{x_i} M\left(\frac{\Delta x_i}{x_i}\right); \quad (3.1.3)$$

$$\sigma_{y_m}^2 = \sum_{i=1}^n (A_{y_m}^{x_i})^2 \sigma_{x_i}^2 + 2 \sum_{j < i} A_{y_m}^{x_i} A_{y_m}^{x_j} \bar{\sigma}_{x_i} \bar{\sigma}_{x_j} r_{x_i x_j}, \quad (3.1.4)$$

где $\Delta y_m = y_m - y_{m \text{ ном}}$ — отклонение функции y_m от номинального значения $y_{m \text{ ном}}$, вызванное отклонением параметров микросхемы $\Delta x_i = x_i - x_{i \text{ ном}}$, $\Delta x_i = x_i - x_{i \text{ ном}}$;

$$A_{y_m}^{x_i} = \left[\frac{\partial y_m}{\partial x_i} \frac{x_i}{y_m} \right]_{x_1 = x_{1 \text{ ном}}}$$

$$\dots \dots \dots$$

$$x_i = x_{i \text{ ном}}$$

коэффициент влияния параметра x_i на выходную функцию y_m ; $\bar{\sigma}_{y_m} = \sigma_{y_m} / y_m$, $\bar{\sigma}_{x_i} = \sigma_{x_i} / x_i$ — относительные среднеквадратические отклонения; $r_{x_i x_j}$ — коэффициент корреляции между отклонениями i -го и j -го параметров.

Вероятность нахождения m -го выходного параметра микросхемы в заданных пределах определяется выражением

$$p(y_{m \text{ нг}} \leq y \leq y_{m \text{ вг}}) = \Phi_0 \left[\frac{y_{m \text{ вг}} - M(y_m)}{\sigma_{y_m}} \right] - \Phi_0 \left[\frac{y_{m \text{ нг}} - M(y_m)}{\sigma_{y_m}} \right],$$

где $\Phi_0 \left[\frac{y_m - M(y_m)}{\sigma_{y_m}} \right]$ — табулированная функция Лапласа; $M(y_m)$ — математическое ожидание функций y_m .

Поле рассеяния выходного параметра (половина поля допуска) определяется по известному выражению [3]

$$\delta \left(\frac{\Delta y_m}{y_m} \right) = \gamma_r \left\{ \sum_{i=1}^n \left[A_{y_m}^{x_i} K_i \delta_i \left(\frac{\Delta x_i}{x_i} \right)^2 + 2 \sum_{j < i} r_{x_i x_j} A_{y_m}^{x_i} K_i \delta_i \left(\frac{\Delta x_i}{x_i} \right) A_{y_m}^{x_j} K_j \delta_j \left(\frac{\Delta x_j}{x_j} \right) \right] \right\}, \quad (3.1.5)$$

где γ_r — коэффициент гарантированной надежности обеспечения допуска ($\gamma_r = 1$ при $p = 0,9973$); K_i — коэффициенты относительного рассеяния ($K_i = 1$ для нормального распределения при поле рассеяния, равном 6σ).

Граничные значения выходного параметра определяются выражением

$$y_{m \text{ нг}}, y_{m \text{ вг}} = y_{m \text{ ном}} [1 + M(\Delta y_m / y_m) \pm \delta(\Delta y_m / y_m)].$$

В гибридных ИС отклонения параметров пленочных элементов и навесных компонентов взаимно независимы. Это позволяет разделить выражение (3.1.2) на две взаимно независимые суммы случайных величин и (3.1.4) представить в виде

$$\bar{\sigma}_{y_m}^2 = [\bar{\sigma}_{y_m}^2]_{\text{пл}} + [\bar{\sigma}_{y_m}^2]_{\text{н}}, \quad (3.1.6)$$

где $[\bar{\sigma}_{y_m}^2]_{\text{пл}}, [\bar{\sigma}_{y_m}^2]_{\text{н}}$ — относительные среднеквадратические отклонения выходного параметра, обусловленные разбросом параметров пленочных элементов и навесных компонентов соответственно. Величина $[\bar{\sigma}_{y_m}^2]_{\text{н}}$ определяется по усеченной формуле (3.1.4) в связи со слабой корреляционной связью между отклонениями однотипных параметров навесных компонентов ($r_{x_i x_j} \approx 0$).

В связи с большими дисперсиями параметров пассивных элементов микросхем при анализе погрешностей выходных параметров микросхем и оптимизации микросхем по критерию точности основное внимание уделяется случайной составляющей погрешности $[\sigma_{y_m}]_{\text{пл}}$.

Особенности законов распределения параметров элементов при групповых методах производства ИС. Для групповых методов производства ИС характерны следующие особенности:

— нормальные законы распределения погрешностей пассивных элементов при отлаженных технологических процессах;

— достаточно большие дисперсии параметров пассивных элементов;

— сильные положительные корреляционные связи между отклонениями параметров группы (комплекса) однотипных элементов;

— взаимная независимость погрешностей элементов, сформированных при различных технологических операциях, например погрешности группы резисторов практически не связаны с погрешностями группы конденсаторов.

Случайная составляющая погрешности любого пленочного элемента (резистора или конденсатора) состоит из электрофизической и геометрической составляющих:

$$\bar{\sigma}_{x_i}^2 = \bar{\sigma}_{\text{эф} x_i}^2 + \bar{\sigma}_{\text{г} x_i}^2. \quad (3.1.7)$$

Электрофизическая составляющая $\bar{\sigma}_{\text{эф} x_i}$ обусловлена разбросом ρ_{\square} резисторов и C_0 конденсаторов. Геометрическая составляющая $\bar{\sigma}_{\text{г} x_i}$ определяется разбросом геометрических размеров контура резистора или конденсатора. Необходимо обратить внимание на то, что $\bar{\sigma}_{\text{эф} x_i}$ при равных абсолютных среднеквадратических отклонения параметров пленок практически одинаковы для всей группы однотипных пленочных элементов, расположенных на плате микросхемы. Например, для двух резисторов с $\rho_{\square 1} \approx \rho_{\square 2} \approx \rho_{\square}$ и $\sigma_{\rho \square 1} \approx \sigma_{\rho \square 2} \approx \sigma_{\rho \square} = \sigma_{\rho} / \rho_{\square}$. Геометрическая составляющая $\bar{\sigma}_{\text{г} x_i}$ каждого элемента определяется не только абсолютной погрешностью геометрических размеров, но и их абсолютными значениями. Например, для двух резисторов с геометрическими размерами l_1, b_1 и l_2, b_2 геометрические составляющие относительных среднеквадратических отклонений равны $\bar{\sigma}_{\text{г} R1}^2 = (\sigma_{l1}/l_1)^2 + (\sigma_{b1}/b_1)^2$, $\bar{\sigma}_{\text{г} R2}^2 = (\sigma_{l2}/l_2)^2 + (\sigma_{b2}/b_2)^2$ соответственно. При одинаковых абсолютных среднеквадратических отклонениях геометрических размеров $\sigma_{l1} \approx \sigma_{l2} \approx \sigma_{b1} \approx \sigma_{b2}$ и неравных геометрических размерах элементов ($l_1 \neq l_2, b_1 \neq b_2$) $\bar{\sigma}_{\text{г} R1} \neq \bar{\sigma}_{\text{г} R2}$.

Случайные отклонения электрофизических параметров пленок и геометрических размеров контуров однотипных элементов при групповых способах производства можно разделить на независимые ($r_{x_i x_j} \approx 0$) и взаимозависимые ($0 \leq r_{x_i x_j} \leq +1$).

Обозначив соответствующие среднеквадратические отклонения одним и двумя штрихами, составляющие выражения (3.1.7) можно представить в виде

$$\bar{\sigma}_{\text{эф} x_i}^2 = (\bar{\sigma}'_{\text{эф} x_i})^2 + (\bar{\sigma}''_{\text{эф} x_i})^2; \quad (3.1.8)$$

$$\bar{\sigma}_{\text{г} x_i}^2 = (\bar{\sigma}'_{\text{г} x_i})^2 + (\bar{\sigma}''_{\text{г} x_i})^2.$$

Независимые отклонения обусловлены в основном случайным распределением дефектов на подложках и в масках (неровный контур и др.). Взаимно зависимые отклонения определяются осо-

бенностями групповых методов производства. Например, при очередном напылении резистивных или диэлектрических пленок на подложки из-за неточностей параметров технологических процессов (время напыления, температура испарителя и др.) происходят односторонние отклонения электрофизических параметров пленок (ρ_{\square}, C_0) для всех однотипных элементов группы (комплекса).

На рис. 3.1.1 показаны отклонения ρ_{\square} от номинального значения для двух резисторов (R_i и R_j) в партии из N подложек. Эти отклонения определяются различной толщиной резистивной пленки у всей группы резисторов.




Рис. 3.1.1. Иллюстрация сильной корреляционной связи между отклонениями сопротивлений одновременно напыляемых резисторов R_i и R_j , обусловленными разбросом удельного сопротивления резистивных пленок

В пределах подложки возможно неравномерное распределение ρ_{\square} , обусловленное особенностями процесса напыления. Чем ближе друг к другу расположены резисторы R_i и R_j , тем меньше разница в отклонениях удельных поверхностных сопротивлений $\Delta \rho_{\square i}$ и $\Delta \rho_{\square j}$. Для группы однотипных резисторов, расположенных на одной плате, коэффициент корреляции $r_{\rho_{\square i} \rho_{\square j}} \approx +1$.

При формировании геометрических размеров пленочных элементов, например методом фотолитографии, из-за различного времени травления или изменения состава электролита возможна различная степень подтравливания пленок (рис. 3.1.2) одновременно для всех элементов, расположенных на подложке. Это обстоятельство позволяет считать близкими к +1 коэффициенты корреляции между отклонениями соответствующих геометрических размеров однотипных элементов, расположенных на одной подложке или плате.




Рис. 3.1.2. Иллюстрация сильной корреляционной связи между отклонениями геометрических размеров одновременно обрабатываемых пленочных элементов при формировании контуров методом травления:
1 — подложка; 2 — резистивная пленка; 3 — слой фоторезиста


Величины $\bar{\sigma}'_{\text{эф} x_i}$, $\bar{\sigma}''_{\text{эф} x_i}$, $\bar{\sigma}'_{\text{г} x_i}$, $\bar{\sigma}''_{\text{г} x_i}$ определяются по данным статистической обработки результатов эксперимента в условиях конкретного производства [$\bar{\sigma}' \approx 0,5 \dots 2,0\%$, $\bar{\sigma}'' \approx 3 \dots 7\%$].

Учитывая, что различные группы (комплексы) однотипных пленочных элементов (группы резисторов с одинаковым удельным поверхностным сопротивлением ρ_{\square} , группы конденсаторов с одинаковой удельной емкостью C_0) формируются с помощью взаимонезависимых технологических операций, пленочную составляющую выражения (3.1.6) можно представить в виде

$$[\bar{\sigma}^2_{y_m}]_{\text{пл}} = \sum_{k=1}^u [\bar{\sigma}^2_{y_m}]_{\text{пл} k} = \sum_{k=1}^u [\bar{\sigma}'_{y_m}]^2_{\text{пл} k} + \sum_{k=1}^u [\bar{\sigma}''_{y_m}]^2_{\text{пл} k}, \quad (3.1.9)$$

где k — номер группы (комплекса) однотипных пленочных элементов; $[\bar{\sigma}'_{y_m}]_{\text{пл} k}$, $[\bar{\sigma}''_{y_m}]_{\text{пл} k}$ — относительные среднеквадратические отклонения выходного параметра y_m , обусловленные независимыми и взаимно зависимыми случайными отклонениями параметров пленочных элементов k -й группы.

В качестве примера на рис. 3.1.3 приведена электрическая схема широкополосного усилителя



3.1.3. Электрическая схема широкополосного усилителя

копюлосного усилителя, в которой имеется четыре группы пленочных элементов: 1) высокоомные резисторы $R1, R2, R3, R5, R6, R7, R9$ с высоким удельным поверхностным сопротивлением ρ_{\square} ; 2) низкоомные резисторы $R4, R8$ с $\rho_{\square} \ll \rho_{\square}$; 3) разделительные и блокировочные конденсаторы $C1, C2, C4, C5, C7$ с большой удельной емкостью C_{01} ; 4) корректирующие конденсаторы $C3, C6$ с $C_{02} \ll C_{01}$.

Автокомпенсация погрешностей в ИС. Наличие сильной корреляционной связи между отклонениями параметров группы однотипных элементов, сформированных на одной подложке, позволяет осуществлять автокомпенсацию этих отклонений. Из анализа второго члена выражения (3.1.4) видно, что автокомпенсация возможна при различных знаках коэффициентов влияния $A^{x_i}_{y_m}$ и $A^{x_j}_{y_m}$. Возможность автокомпенсации погрешностей параметров пленочных элементов можно показать в более явном виде, если принять во внимание, что коэффициенты корреляции между взаимно зависимыми отклонениями электрофизических параметров пленок и соответственных геометрических размеров группы однотипных элементов близки к +1.

Относительное среднеквадратическое отклонение выходного параметра $[\bar{\sigma}'_{y_m}]_{\text{пл} k}$ выразим через среднеквадратические отклонения $[\bar{\sigma}'_{\text{эф} x_i}]_k$ и $[\bar{\sigma}'_{\text{г} x_i}]_k$ для k -й группы пленочных элементов. Формулы для сопротивлений

пленочного резистора $R_i = \rho_{\square} l_i/b_i$ и емкости пленочного конденсатора $C_i = C_{0i} a_i b_{0i}$ можно представить в обобщенном виде

$$x_i = F(\xi_i, \eta_i, \gamma_i), \quad (3.1.10)$$

где ξ_i — электрофизический параметр резистивной ($\xi_i = \rho_{\square i}$), или диэлектрической ($\xi_i = C_{0i}$) пленки; η_i, γ_i — геометрические размеры контура элемента, определяющие параметр x_i .

Относительное изменение параметра x_i

$$\frac{\Delta x_i}{x_i} = A^{x_i}_{\xi_i} \frac{\Delta \xi_i}{\xi_i} + A^{x_i}_{\eta_i} \frac{\Delta \eta_i}{\eta_i} + A^{x_i}_{\gamma_i} \frac{\Delta \gamma_i}{\gamma_i}. \quad (3.1.11)$$

Здесь $A^{x_i}_{\xi_i}, A^{x_i}_{\eta_i}, A^{x_i}_{\gamma_i}$ — коэффициенты влияния. Для пленочного резистора R_i

$$A^{x_i}_{R_i} = A^{R_i}_{\rho_{\square i}} = +1; A^{x_i}_{l_i} = A^{l_i}_{R_i} = +1; A^{x_i}_{b_i} = A^{b_i}_{R_i} = -1.$$

Для пленочного конденсатора C_i

$$A^{x_i}_{C_i} = A^{C_i}_{C_{0i}} = +1; A^{x_i}_{a_i} = A^{a_i}_{C_i} = +1; A^{x_i}_{b_{0i}} = A^{b_{0i}}_{C_i} = +1.$$

Из (3.1.2) и (3.1.11) с учетом знаков коэффициентов влияния следует:

$$\begin{aligned} \left(\frac{\Delta y_m}{y_m}\right)_{\text{пл} k} &= \sum_{i_k} A^{x_i}_{y_m} A^{x_i}_{\xi_i} \frac{\Delta \xi_i}{\xi_i} + \sum_{i_k} A^{x_i}_{y_m} A^{x_i}_{\eta_i} \frac{\Delta \eta_i}{\eta_i} + \\ &+ \sum_{i_k} A^{x_i}_{y_m} A^{x_i}_{\gamma_i} \frac{\Delta \gamma_i}{\gamma_i} = \sum_{i_k} A^{x_i}_{y_m} \frac{\Delta \xi_i}{\xi_i} + \sum_{i_k} A^{x_i}_{y_m} \frac{\Delta \eta_i}{\eta_i} + \\ &+ \sum_{i_k} (\pm 1) A^{x_i}_{y_m} \frac{\Delta \gamma_i}{\gamma_i} = \left(\frac{\Delta y_m}{y_m}\right)_{\text{пл} k}^{\xi} + \left(\frac{\Delta y_m}{y_m}\right)_{\text{пл} k}^{\eta} + \left(\frac{\Delta y_m}{y_m}\right)_{\text{пл} k}^{\gamma}. \end{aligned} \quad (3.1.12)$$

В этом выражении суммирование ведется по однотипным элементам k -й группы. В последней сумме +1 соответствует группе конденсаторов ($A^{x_i}_{\gamma_i} = +1$), а -1 — группе резисторов ($A^{x_i}_{\gamma_i} = -1$). Индексы ξ, η, γ показывают, что составляющие относительного отклонения выходного параметра обусловлены разбросом ξ_i, η_i и γ_i соответственно.

Считаем, что параметры ξ_i, η_i и γ_i взаимно независимы. (Допущение справедливо не для всех конструкций пленочных конденсаторов.) Применяя правило для дисперсии суммы трех независимых случайных величин выражения (3.1.12), получим

$$(\bar{\sigma}^2_{y_m})_{\text{пл} k} = (\bar{\sigma}^2_{y_m})_{\text{пл} k}^{\xi} + (\bar{\sigma}^2_{y_m})_{\text{пл} k}^{\eta} + (\bar{\sigma}^2_{y_m})_{\text{пл} k}^{\gamma}. \quad (3.1.13)$$

Далее найдем выражение для составляющей относительного среднеквадратического отклонения выходного параметра, обусловленной взаимно зависимыми отклонениями электрофизических параметров пленок и геометрических размеров однотипных пленочных элементов k -й группы. С этой целью применим правило для дисперсии суммы взаимно зависимых случайных величин к каждому слагаемому выражения (3.1.12). Учитывая, что при групповых способах производства коэффициенты корреляции $r_{\xi_i, \xi_j} \approx r_{\eta_i, \eta_j} \approx r_{\gamma_i, \gamma_j} \approx +1$, получаем

$$(\bar{\sigma}_{y_m}^{''})_{\text{пл}k}^2 = (\bar{\sigma}_{\xi_i}^{''})^2 \left(\sum_{i_k} A_{y_m}^{x_i} \right)_{\text{пл}k}^2 + \left(\sum_{i_k} A_{y_m}^{x_i} \bar{\sigma}_{\eta_i}^{''} \right)_{\text{пл}k}^2 + \left(\sum_{i_k} A_{y_m}^{x_i} \bar{\sigma}_{\gamma_i}^{''} \right)_{\text{пл}k}^2, \quad (3.1.14)$$

где $\bar{\sigma}_{\xi_i}^{''} = \sigma_{\xi_i}^{''}/\xi_i$; $\bar{\sigma}_{\eta_i}^{''} = \sigma_{\eta_i}^{''}/\eta_i$; $\bar{\sigma}_{\gamma_i}^{''} = \sigma_{\gamma_i}^{''}/\gamma_i$.

Из (3.1.14) видны возможности автокомпенсации случайной составляющей погрешности выходного параметра микросхемы на этапах разработки электрической схемы и конструкции путем минимизации сумм этого выражения. Схемой определяются величины и знаки коэффициентов влияния $A_{y_m}^{x_i}$, а конструкцией — величины $\bar{\sigma}_{\eta_i}^{''} = \sigma_{\eta_i}^{''}/\eta_i$ и $\bar{\sigma}_{\gamma_i}^{''} = \sigma_{\gamma_i}^{''}/\gamma_i$. Величина $\bar{\sigma}_{\xi_i}^{''} = \sigma_{\xi_i}^{''}/\xi_i$ в основном определяется возможностями технологии.

Полное выражение для относительного среднеквадратического отклонения выходного параметра с учетом независимых и взаимозависимых составляющих отклонений электрофизических параметров пленок и геометрических размеров элементов имеет вид

$$\bar{\sigma}_{y_m}^2 = (\bar{\sigma}_{y_m}^2)_{\text{н}} + \sum_{k=1}^u (\bar{\sigma}_{y_m}^2)_{\text{пл}k} = (\bar{\sigma}_{y_m}^2)_{\text{н}} + \sum_{k=1}^u \left[(\bar{\sigma}_{\xi_i}^{''})^2 \sum_{i_k} (A_{y_m}^{x_i})^2 + \sum_{i_k} (A_{y_m}^{x_i} \bar{\sigma}_{\eta_i}^{''})^2 + \sum_{i_k} (A_{y_m}^{x_i} \bar{\sigma}_{\gamma_i}^{''})^2 \right]_{\text{пл}k} + \sum_{k=1}^u \left[(\bar{\sigma}_{\xi_i}^{''})^2 \left(\sum_{i_k} A_{y_m}^{x_i} \right)^2 + \left(\sum_{i_k} A_{y_m}^{x_i} \bar{\sigma}_{\eta_i}^{''} \right)^2 + \left(\sum_{i_k} A_{y_m}^{x_i} \bar{\sigma}_{\gamma_i}^{''} \right)^2 \right]_{\text{пл}k}. \quad (3.1.15)$$

Применение принципа автокомпенсации случайных составляющих погрешностей можно проиллюстрировать на примере пленочного резистивного делителя напряжения (рис. 3.1.4). Исходные данные: $R_1=9$ кОм, $R_2=1$ кОм, $\rho_{\square}=500$ Ом/□, $\delta(\Delta\rho_{\square}/\rho_{\square}) \approx \pm 10\%$, $l_1=3,6$ мм, $b_1=0,2$ мм, $l_2=0,4$ мм, $b_2=0,2$ мм, $\delta(\Delta l) \approx \delta(\Delta b) = \pm 10$ мкм. Для упрощения задачи предполагаем, что погрешность коэффициента деления в основном определяется взаимно зависимыми составляющими отклонений ρ_{\square} , l и b .




Рис. 3.1.4. Схема (а) и топология (б) пленочного резистивного делителя

Коэффициент деления напряжения и коэффициент влияния определяются следующими выражениями:

$$K = \frac{U_2}{U_1} = \frac{R_2}{R_1 + R_2} = \frac{1 \cdot 10^3}{9 \cdot 10^3 + 1 \cdot 10^3} = 0,1;$$

$$A_{K^1}^{R_1} = -\frac{R_1}{R_1 + R_2} = -\frac{9 \cdot 10^3}{9 \cdot 10^3 + 1 \cdot 10^3} = -0,9;$$

$$A_{K^2}^{R_2} = +\frac{R_1}{R_1 + R_2} = +\frac{9 \cdot 10^3}{9 \cdot 10^3 + 1 \cdot 10^3} = +0,9.$$

Из (3.1.14) следует

$$\bar{\sigma}_K^2 = \frac{\sigma_K^2}{K^2} = \left(\frac{\sigma_{\rho_{\square}}}{\rho_{\square}} \right)^2 (A_{K^1}^{R_1} + A_{K^2}^{R_2})^2 + (A_{K^1}^{R_1} \frac{\sigma_{l_1}}{l_1} + A_{K^2}^{R_2} \frac{\sigma_{l_2}}{l_2})^2 + (A_{K^1}^{R_1} \frac{\sigma_{b_1}}{b_1} + A_{K^2}^{R_2} \frac{\sigma_{b_2}}{b_2})^2.$$

Так как $A_{K^1}^{R_1} = -A_{K^2}^{R_2}$, $\sigma_{b_1}/b_1 = \sigma_{b_2}/b_2$ (по условию задачи), то

$$\bar{\sigma}_K = |A_{K^1}^{R_1} \sigma_{l_1}/l_1 + A_{K^2}^{R_2} \sigma_{l_2}/l_2|.$$

С учетом того, что $\delta(\Delta l) \approx 3 \sigma_{l_1}$, $\delta(\Delta K/K) \approx 3 \bar{\sigma}_K$, получим

$$\delta\left(\frac{\Delta K}{K}\right) = \pm \left| 0,9 \left(-\frac{0,01}{3,6} + \frac{0,04}{0,4} \right) \right| = \pm 0,02.$$

Из приведенного примера видно, что групповые методы производства при достаточно большом разбросе удельного поверхностного сопротивления ($\pm 10\%$) и геометрических размеров резисторов ($\Delta b/b \approx \pm 5\%$) при надлежащем выборе размеров элементов ($b_1=b_2$) позволяют обеспечить достаточно высокую точность коэффициента деления напряжения. Геометрическая составляющая погрешности коэффициента деления близка к нулю при одинаковых размерах резисторов делителя, т. е. при $K=0,5$.

Оптимизация ИС по критерию точности. Оптимизация по критерию точности осуществляется путем отработки электрической схемы и конструкции ИС. Прежде всего, желательно так синтезировать электрическую схему и конструкцию, чтобы в уравнение случайной составляющей погрешности для каждого комплекса однотипных элементов входили коэффициенты влияния $A_{y_m}^{x_i}$ с различными знаками. Задача оптимизации заключается в минимизации сумм в уравнениях (3.1.14) для всех комплексов однотипных элементов. В процессе оптимизации схемы могут изменяться коэффициенты влияния $A_{y_m}^{x_i}$. При этом в основном минимизируется первый член уравнения (3.1.14), определяющий электрофизическую составляющую погрешности. Минимизация геометрической составляющей погрешности, определяемой вторым и третьим членами уравнения (3.1.14), может осуществляться изменением геометрических размеров элементов и выбором оптимальной величины ρ_{\square} для резисторов или C_0 для конденсаторов.

Достаточно малая погрешность выходного параметра ИС обеспечивается в том случае, когда этот параметр определяется отношением сопротивлений пленочных резисторов, принадлежащих к одной группе элементов. Эта рекомендация следует из рассмотренного выше анализа погрешности пленочного резистивного делителя напряжения.

Рассмотрим оптимизацию удельного поверхностного сопротивления $\rho_{\square k}$ k -го комплекса резисторов. С целью упрощения задачи покажем возможность минимизации только геометрической составляющей погрешности.

$$(\bar{\sigma}_{y_m}^{\prime\prime})_{\text{пл гк}}^2 = \left(\sum_{i_k} A_{y_m}^{R_i} \frac{\sigma_{l_i}^{\prime\prime}}{l_i} \right)_{\text{пл гк}}^2 + \left(\sum_{i_k} A_{y_m}^{R_i} \frac{\sigma_{b_i}^{\prime\prime}}{b_i} \right)_{\text{пл гк}}^2, \quad (3.1.16)$$

учитывая то, что $[\bar{\sigma}_{y_m}^{\prime\prime}]_{\text{пл гк}} > [\bar{\sigma}_{y_m}^{\prime}]_{\text{пл гк}}$. Для этого установим зависимость этой составляющей от $\rho_{\square k}$ в явной форме.

Обычно $\sigma_{l_i}^{\prime\prime} \approx \sigma_l$, $\sigma_{b_i}^{\prime\prime} \approx \sigma_b$. В этом случае

$$[\bar{\sigma}_{y_m}^{\prime\prime}]_{\text{пл гк}}^2 \approx \sigma_l^2 \left(\sum_{i_k} \frac{A_{y_m}^{R_i}}{l_i} \right)_k^2 + \sigma_b^2 \left(\sum_{i_k} \frac{A_{y_m}^{R_i}}{b_i} \right)_k. \quad (3.1.17)$$

При заданных величинах $R_i = \rho_{\square k} l_i / b_i$ необходимо выбрать $\rho_{\square k}$, обеспечивающее минимум геометрической составляющей погрешности $[\bar{\sigma}_{y_m}^{\prime\prime}]_{\text{пл гк}}$. Решение задачи значительно упрощается, если накладывается дополнительное ограничение на площади резисторов $S_{R_i} = l_i b_i$, например, исходя из обеспечения нормального теплового режима.

Выразив l_i и b_i через R_i , $\rho_{\square k}$, S_{R_i} в виде

$$l_i^2 = R_i S_{R_i} / \rho_{\square k}; \quad b_i^2 = \rho_{\square k} S_{R_i} / R_i$$

и подставив их в (3.1.17), получим

$$[\bar{\sigma}_{y_m}^{\prime\prime}]_{\text{пл гк}}^2 = \rho_{\square k} \sigma_l^2 \left(\sum_{i_k} \frac{A_{y_m}^{R_i}}{\sqrt{R_i S_{R_i}}} \right)_k^2 + \frac{\sigma_b^2}{\rho_{\square k}} \left(\sum_{i_k} A_{y_m}^{R_i} \sqrt{\frac{R_i}{S_{R_i}}} \right)_k. \quad (3.1.18)$$

Исследование (3.1.18) на экстремум по $\rho_{\square k}$ дает

$$\rho_{\square k \text{ opt}} \approx \left| \frac{\sigma_b}{\sigma_l} \frac{\sum_{i_k} A_{y_m}^{R_i} \sqrt{R_i / S_{R_i}}}{\sum_{i_k} A_{y_m}^{R_i} / \sqrt{R_i S_{R_i}}} \right|_k. \quad (3.1.19)$$

При проектировании микросхемы выбирается материал резистивных пленок с $\rho_{\square k}$, близким к $\rho_{\square k \text{ opt}}$.

§ 3.2. Тепловые режимы гибридных ИС

Тепловые модели. При разработке конструкции ИС большое внимание уделяется обеспечению нормального теплового режима элементов и компонентов (кристаллов), так как от их температу-

ры существенно зависит надежность ИС. Рассеивающие мощность пленочные элементы и полупроводниковые компоненты являются источниками тепла, которое через элементы конструкции ИС передается к теплоотводу (печатная плата, рамка ячейки и т. п.) или в окружающую ИС атмосферу.

Применяемые конструкции ИС можно разделить на два типа, положив в основу классификации особенности переноса тепла путем кондуктивного теплообмена как наиболее эффективного способа отвода тепла. В первом типе конструкций кондуктивный теплоотвод осуществляется с узких (боковых) граней подложки (рис. 3.2.1,а). Тепловой поток от источника распространяется вдоль подложки к корпусу ИС. Упрощенная конструкция ИС, соответствующая вышеприведенной модели, показана на рис. 3.2.1,б. Микросхема имеет металлический корпус (1), заливаемый компаундом (4) со стороны торца. Рассматриваемая конструкция характеризуется высокими тепловыми сопротивлениями элементов, поэтому находит ограниченное применение.




Рис. 3.2.1. Тепловая модель (а) конструкции ИС с кондуктивным теплоотводом с узких (боковых) граней подложки (б): 1 — источник тепла; 2 — подложка; 3 — корпус; 4 — компаунд; 5 — выводы

Ко второму типу относятся конструкции, в которых кондуктивный теплоотвод осуществляется в основном с больших (торцевых) граней подложки. В тепловых моделях таких конструкций (рис. 3.2.2,а) большая часть теплового потока от источника (1) к корпусу (3) передается поперек подложки, имеющей малую толщину




Рис. 3.2.2. Тепловые модели (а) конструкций ИС с кондуктивным теплоотводом с широких граней подложек (б-г): 1 — источник тепла; 2 — подложка; 3 — корпус; 4 — клей; 5 — выводы; 6 — рамка для закрепления МСВ

и соответственно невысокое тепловое сопротивление. Конструкции микросхем, соответствующие этой модели, приведены на рис. 3.2.2, б—д. В металlostеклянном корпусе II-1 (рис. 3.2.2, б) подложка (2) припаивается к основанию металлического корпуса (3), тепловая стенка между подложкой и корпусом практически отсутствует. Конструкция II-2 отличается от II-1 тем, что подложка (2) приклеивается к основанию металлического корпуса (3) слоем клея (4), который имеет тепловое сопротивление, сравнимое с тепловым сопротивлением подложки. Ко второму типу относятся также конструкции микросборок II-3 (рис. 3.2.2, г), подложки которых приклеиваются к общему теплоотводу сложного микроузла.

Конвективный теплообмен внутри незалитых корпусированных ИС имеет малый уровень, так как тонкие воздушные стенки между подложкой и крышкой корпуса имеют высокое термическое сопротивление. В бескорпусных конструкциях микросхем, особенно при большой поверхности подложки, достаточно большая доля мощности источников рассеивается путем конвективного теплообмена.

Тепловую модель для большинства конструкций микросхем представим в виде, изображенном на рис. 3.2.3. Модель состоит из двух слоев. Материалы слоев имеют коэффициенты теплопроводности λ_1 и λ_2 . На поверхности модели расположен плоский прямоугольный источник с мощностью P_i . Источник тепла имеет площадь $S_i = 2\Delta_{1i} \times 2\Delta_{2i}$.

Резистивные пленки имеют очень малую толщину и соответственно большое тепловое сопротивление в продольном направлении, поэтому влиянием пленки на распределение температуры в области источника можно пренебречь.




Рис. 3.2.3. Анизотропная тепловая модель

Навесные компоненты заменяются плоскими источниками тепла. Геометрические размеры эквивалентного источника определяются размерами области на поверхности подложки, через которую тепло от компонента передается в подложку. Мощность эквивалентного источника равна мощности, рассеиваемой компонентом. Перегрев активной зоны компонента относительно поверхности подложки определяется его внутренним тепловым сопротивлением $R_{твн}$.

На рис. 3.2.3 стрелками показаны направления тепловых потоков, передающих тепло от граней модели к корпусу микросхемы, теплоотводу или в окружающую среду.

Стационарное температурное поле в объеме и на поверхностях тепловой модели описывается системой уравнений

$$\frac{\partial^2 \theta_1}{\partial x^2} + \frac{\partial^2 \theta_1}{\partial y^2} + \frac{\partial^2 \theta_1}{\partial z^2} = 0; \quad (3.2.1a)$$

$$\frac{\partial^2 \theta_2}{\partial x^2} + \frac{\partial^2 \theta_2}{\partial y^2} + \frac{\partial^2 \theta_2}{\partial z^2} = 0, \quad (3.2.1б)$$

$$\theta_1|_{z=h_1} = \theta_2|_{z=h_1}; \quad \lambda_1 \frac{\partial \theta_1}{\partial z} \Big|_{z=h_1} = \lambda_2 \frac{\partial \theta_2}{\partial z} \Big|_{z=h_1}, \quad (3.2.1в)$$

и граничными условиями, определяемыми особенностями конструкции микросхемы и тепловыми свойствами применяемых материалов. В уравнениях (3.2.1) $\theta(x, y, z) = T(x, y, z) - T_k$ обозначает температуру перегрева точки модели с координатами x, y, z относительно температуры поверхности изотермического корпуса T_k . Индексы 1 и 2 относятся соответственно к первому и второму слоям модели. Уравнения (3.2.1в) записаны для границы раздела двух областей и определяют равенство температур пограничных слоев и указывают на отсутствие истоков и стоков тепла на границе раздела. В конструкциях микросхем роль изотермических поверхностей выполняют металлические крышки и основания металlostеклянных корпусов.

Граничное условие для поверхности модели с источником тепла с учетом конвективного теплообмена (незалитые конструкции) имеет вид

$$-\lambda_2 \frac{\partial \theta_2}{\partial z} \Big|_{z=h} = \begin{cases} -\frac{P_i}{4 \Delta_{1i} \Delta_{2i}} + \alpha \theta_2 \Big|_{z=h} & \text{при } \begin{cases} E_i - \Delta_{1i} \leq x \leq E_i + \Delta_{1i}, \\ H_i - \Delta_{2i} \leq y \leq H_i + \Delta_{2i}, \end{cases} \\ \alpha \theta_2 \Big|_{z=h} & \text{во всей остальной области,} \end{cases} \quad (3.2.2)$$

где $2\Delta_{1i}, 2\Delta_{2i}$ — размеры источника тепла; $h = h_1 + h_2$ — полная толщина двухслойной модели; α — коэффициент теплоотдачи с поверхности подложки. Это смешанное граничное условие. При решении дифференциального уравнения теплопроводности плотности теплового потока $P_{0i} = P_i / 4\Delta_{1i}\Delta_{2i}$ представляется в виде функции двух переменных во всей области поверхности подложки ($0 < x < l_1, 0 < y < l_2$) с помощью разложения в ряд Фурье.

Граничные условия на остальных гранях модели определяются особенностями конструкции микросхемы. Они устанавливаются конструктором исходя из некоторых физических предпосылок. Например, для конструкции корпуса II-2 рассматриваемые граничные условия имеют вид

$$\theta_2|_{z=0} = 0; \quad \frac{\partial \theta_{1,2}}{\partial x} \Big|_{x=0} = \frac{\partial \theta_{1,2}}{\partial y} \Big|_{y=0} = 0. \quad (3.2.3)$$

Первое граничное условие означает, что корпус микросхемы изотермический ($T_k = \text{const}$) и отсчет температуры перегрева элементов θ ведется относительно корпуса. Второе граничное условие следует из уравнения Фурье для плотности теплового потока на границе раздела двух сред. Предполагаем, что тепловой поток через боковые грани пренебрежимо мал (мала поверхность теплоотдачи и низка эффективность конвективного теплообмена внутри корпуса).

В результате решения уравнений (3.2.1) при определенных граничных условиях находят распределение температуры на поверх-

ности подложки $\theta_i(x, y, h) = P_i F_i(x, y, h)$, где $F_i(x, y, h)$ — функция влияния источника тепла, и температуру в центре источника тепла $\theta_{ii}(E_i, H_i, h) = P_i F_i(E_i, H_i, h)$. В микросхеме на поверхности подложки обычно располагается несколько источников тепла в виде резисторов и полупроводниковых приборов. Температура каждого элемента (компонента) определяется методом суперпозиции тепловых полей, обусловленных собственным источником тепла θ_{ii} и соседними источниками $\theta_{\phi i}$ (фоновая составляющая).

Температурное поле изотропной модели. Рассмотрим методику определения температурного поля изотропной модели с одним источником тепла при граничных условиях, характерных для наиболее широко применяемых конструкций микросхем типа II-1, II-2, II-3. Упрощенная методика приведения анизотропной тепловой модели к эквивалентной изотропной будет рассмотрена ниже. Распределение температуры в изотропной модели (рис. 3.2.4) описывается дифференциальным уравнением

$$\frac{\partial^2 \theta}{\partial x^2} + \frac{\partial^2 \theta}{\partial y^2} + \frac{\partial^2 \theta}{\partial z^2} = 0 \quad (3.2.4)$$

при граничных условиях (3.2.2), (3.2.3), где вместо λ_2 необходимо подставить λ_{Π} — коэффициент теплопроводности материала изотропной тепловой модели (в конструкции II-1 рис. 3.2.2 λ_{Π} — коэффициент теплопроводности материала подложки). Анализ результатов решения уравнения (3.2.4), выполненного с помощью ЭВМ, показывает, что тепловое поле локализовано вблизи источника тепла. При малых толщинах подложки $l_3 < 0,25 \min(l_1, l_2)$ функция влияния источника тепла $F_i(x, y, l_3)$ по координатам x и y быстро затухает и поэтому температурное поле источника в рабочей области (1...2 мм от края подложки и выводов) практически не зависит от координат его центра E_i и H_i . Следовательно, расчет температурного поля можно вести относительно центра источника тепла в системе координат x_{0i}, y_{0i} . Решая (3.2.4) методом разделения переменных и осуществляя предельный переход от двойного суммирования к двойному интегрированию ($l_1 \rightarrow \infty, l_2 \rightarrow \infty$), получаем следующее выражение для температуры перегрева на поверхности подложки при $\alpha \approx 0$ [5]:

$$\theta_i(x_{0i}, y_{0i}, l_3) = \frac{P_i l_3}{\lambda_{\Pi} (4 \Delta_{1i} \Delta_{2i})} \times \frac{4}{\pi^2} \int_0^{\infty} \int_0^{\infty} \frac{\sin u \bar{\delta}_{1i} \sin v \bar{\delta}_{2i} \cos u \bar{x}_{0i} \cos v \bar{y}_{0i} \operatorname{th} \sqrt{u^2 + v^2}}{uv \sqrt{u^2 + v^2}} du dv, \quad (3.2.5)$$

где $\bar{\delta}_{1i} = \Delta_{1i}/l_3$; $\bar{\delta}_{2i} = \Delta_{2i}/l_3$; $\bar{x}_{0i} = x_{0i}/l_3$, $\bar{y}_{0i} = y_{0i}/l_3$, u, v — переменные, изменяющиеся в пределах $0 \dots \infty$.

Температура в центре источника ($x_{0i} = 0, y_{0i} = 0$) равна

$$\theta_{ii}(0, 0) = \frac{P_i l_3}{\lambda_{\Pi} (4 \Delta_{1i} \Delta_{2i})} \gamma(r, q) = P_i R_{\tau i}, \quad (3.2.6)$$

где

$$\gamma(r, q) = \frac{4}{\pi^2} \int_0^{\infty} \int_0^{\infty} \frac{\sin u r \sin v q \sqrt{u^2 + v^2}}{uv \sqrt{u^2 + v^2}} du dv; \quad (3.2.7)$$

$$R_{\tau i} = \frac{l_3}{\lambda_{\Pi} (4 \Delta_{1i} \Delta_{2i})} \gamma(r, q). \quad (3.2.8)$$

В функции $\gamma(r, q)$ под r и q подразумеваются $\bar{\delta}_{1i}$ и $\bar{\delta}_{2i}$ или наоборот, так как $\gamma(r, q) = \gamma(q, r)$. Расчетные графики зависимостей $\gamma(r, q)$ представлены на рис. 3.2.5. Значения функции $\gamma(r, q)$ находятся в пределах $0 \dots 1$.

Величина $\gamma(r, q)$ зависит от соотношения между размерами источника $2\Delta_{1i}, 2\Delta_{2i}$ и толщиной подложки. При достаточно больших размерах источника, когда выполняются соотношения $2\Delta_{1i} \gg l_3, 2\Delta_{2i} \gg l_3$, тепловое поле источника плоскопараллельное (рис. 3.2.6, а). Тепловой поток в подложке практически полностью сосредоточен под источником тепла. Поперечное сечение теплового потока близко к площади источника. В этом случае $\gamma(r, q) \rightarrow 1$ и

$$R_{\tau i} \approx R_{\tau i \max} = \frac{l_3}{\lambda_{\Pi} (4 \Delta_{1i} \Delta_{2i})}. \quad (3.2.9)$$

$$\theta_{ii}(0, 0) \approx \theta_{ii \max} = P_i R_{\tau i \max} = P_i \frac{l_3}{\lambda_{\Pi} (4 \Delta_{1i} \Delta_{2i})} = P_{0i} \frac{l_3}{\lambda_{\Pi}} = P_{0i} r_{\tau}, \quad (3.2.10)$$

где $r_{\tau} = l_3/\lambda_{\Pi}$ — тепловое сопротивление единицы площади подложки. При уменьшении размеров источника тепла тепловое поле в подложке приобретает расходящийся характер (рис. 3.2.6, б).




Рис. 3.2.4. Изотропная тепловая модель




Рис. 3.2.5. Значения γ -функции для $q \leq 3,0, r \leq 3,0$

В этом случае как бы увеличивается среднее сечение теплового потока и соответственно уменьшается тепловое сопротивление $R_{Ti} < R_{Ti \max}$. Этот факт учитывает функция $\gamma(r, q)$:

$$R_{Ti} = R_{Ti \max} \gamma(q, r); \quad (3.2.11)$$

$$\theta_{ii} = \theta_{ii}(0, 0) = \theta_{ii \max} \gamma(q, r). \quad (3.2.12)$$

Формула (3.2.10) дает возможность оценить температуру перегрева по максимуму для источника с любыми размерами.




Рис. 3.2.6. Примерная картина распределения теплового потока в подложке микросхемы при различных соотношениях между размерами источника тепла и толщиной подложки:

1 — источник тепла; 2 — подложка; 3 — корпус

На рис. 3.2.5 штриховой линией показана зависимость $\gamma(r, q)$ для квадратного источника тепла ($q=r=\bar{\delta}_i=\Delta_i/l_3=\Delta_{1i}/l_3=\Delta_{2i}/l_3$). При $\bar{\delta}_i \leq 0,2$ γ -функция квадратного источника тепла может быть аппроксимирована выражением $\gamma(r, q) \approx \bar{\delta}_i = \Delta_i/l_3$. В этом случае

$$\theta_{ii} \approx P_i/\lambda_{\Pi} (4 \Delta_i) = P_{0i} \Delta_i/\lambda_{\Pi}; \quad (3.2.13)$$

$$R_{Ti} \approx 1/\lambda_{\Pi} (4 \Delta_i).$$

Из (3.2.13) следует, что при одном и том же индивидуальном перегреве группы источников тепла с различными площадями для источников тепла с меньшими размерами можно назначать большую удельную мощность рассеяния P_{0i} . Если же для всех источников тепла выбирается одинаковая мощность P_0 , то источники с меньшими размерами будут работать в условиях с пониженной тепловой нагрузкой.

Соотношение (3.2.5) путем простых тригонометрических преобразований может быть выражено через сочетание четырех γ -функций:

$$\theta_i(x_{0i}, y_{0i}, l_3) = P_i R_{Ti \max} \cdot 1/4 [\gamma(r_1, q_1) + \text{sign } q_2 \text{ sign } r_2 \gamma(|q_2|, |r_2|) + \text{sign } q_2 \gamma(|q_2|, r_1) + \text{sign } r_2 \gamma(q_1, |r_2|)], \quad (3.2.14)$$

где $q_1 = \bar{\delta}_{1i} + |\bar{x}_{0i}|$; $r_1 = \bar{\delta}_{2i} + |\bar{y}_{0i}|$; $q_2 = \bar{\delta}_{1i} - |\bar{x}_{0i}|$; $r_2 = \bar{\delta}_{2i} - |\bar{y}_{0i}|$; $\gamma(q, r) = \text{sign } q \text{ sign } r \gamma(|q|, |r|)^*$.

Это выражение позволяет найти распределение температуры как внутри i -го источника тепла, так и за его пределами в любой точке поверхности подложки с координатами (x_{0i}, y_{0i}) , в том чи-

* Функция sign учитывает знак параметра q_2 или r_2 . Она равна +1 при $r_2 > 0$ или $q_2 > 0$ и -1 при $r_2 < 0$ или $q_2 < 0$.

сле и в области j -го приемника тепла при расчете его фоновой составляющей перегрева, обусловленной i -м источником тепла.

При оценке фоновой составляющей перегрева по максимуму предполагается, что поверхность приемника тепла изотермическая. Фоновая составляющая перегрева j -го приемника тепла, обусловленная тепловым потоком i -го источника, определяется в точке приемника тепла с координатами (x_{0ij}, y_{0ij}) , ближайшей к центру источника тепла (см. рис. 3.2.7). В руководящих технических материалах по расчету теплового режима элементов ИС для упрощения методов расчета вводится понятие о зонах влияния, за пределами которых влияние фоновой составляющей теплового поля пренебрежимо мало [5].




Рис. 3.2.7. К определению фоновой составляющей перегрева i -го источника тепла в области j -го источника

Широко применяется конструкция ИС с металлокерамическим корпусом и приклеенной подложкой (рис. 3.2.2, в). Материал подложки и клей имеют коэффициенты теплопроводности λ_{Π} и $\lambda_{кл}$ соответственно. Двухслойную неоднородную структуру, состоящую из подложки толщиной h_{Π} и тонкого слоя клея толщиной $h_{кл}$, можно заменить эквивалентной однородной подложкой с коэффициентом теплопроводности $\lambda_{\text{эkv } \Pi}$ и толщиной l_3 . Условие эквивалентности определяется равенством тепловых сопротивлений, приходящихся на единицу площади подложек:

$$r_T = \frac{h_{\Pi}}{\lambda_{\Pi}} + \frac{h_{кл}}{\lambda_{кл}} = \frac{l_3}{\lambda_{\text{эkv } \Pi}}. \quad (3.2.15)$$

Положив $\lambda_{\text{эkv } \Pi} = \lambda_{\Pi}$ из (3.2.15) получим

$$l_3 = h_{\Pi} + \frac{\lambda_{\Pi}}{\lambda_{кл}} h_{кл} = h_{\Pi} \left(1 + \frac{h_{кл}/h_{\Pi}}{\lambda_{кл}/\lambda_{\Pi}} \right). \quad (3.2.16)$$

Вышеизложенная приближенная методика замены анизотропной подложки эквивалентной изотропной при $\lambda_{кл}/\lambda_{\Pi} \approx 0,1 \dots 1,0$, $h_{кл}/h_{\Pi} \approx 0,1 \dots 0,3$ дает погрешность в определении θ , не превышающую +11% [5]. Необходимо отметить, что погрешность в определении θ возрастает с уменьшением отношения размеров источника к эквивалентной толщине подложки l_3 , так как эквивалентная замена предполагает несильное отличие теплового поля от плоскопараллельного. При этом истинное значение температуры будет несколько меньше расчетного.

Методика расчета теплового режима элементов и компонентов микросхемы. Температура i -го элемента микросхемы определяется следующим соотношением:

$$T_i = T_K + \theta_{ii} + \theta_{\Phi i} = T_K + \sum_{j=1}^n \theta_{ji}, \quad (3.2.17)$$

где $T_K = T_c + \theta_K$ — температура поверхности корпуса, отличающаяся от температуры окружающей среды T_c на величину перегрева θ_K ; θ_{ii} — собственный

перегрев, обусловленный мощностью i -го источника; $\theta_{\phi i} = \sum_{j=1, j \neq i}^n \theta_{ji}$ — фоновый перегрев i -го элемента, обусловленный тепловыми потоками всех соседних j -х элементов; θ_{ji} — фоновая составляющая перегрева i -го элемента, обусловленная тепловым потоком j -го элемента (первый индекс — номер источника тепла, второй индекс — номер приемника тепла). Перегрев корпуса θ_k определяется как конструкцией микросхемы, так и особенностями ее монтажа в узлах микросхемной аппаратуры.

Температура перегрева p — n -переходов i -го навесного компонента определяется с учетом внутреннего перегрева $\theta_{вн i}$:

$$T_{i1} = T_k + \theta_{i1} + \theta_{\phi i1} + \theta_{вн i1}, \quad (3.2.18)$$

где θ_{i1} — перегрев поверхности подложки под i -м навесным компонентом, обусловленный его рассеиваемой мощностью P_{ni} , при условии, что все тепло этого компонента передается в подложку через область теплового контакта компонента с подложкой: $\theta_{\phi i1}$ — фоновая составляющая перегрева поверхности подложки под i -м навесным компонентом, обусловленная тепловыми потоками соседних источников. Для бескорпусных полупроводниковых приборов в справочной литературе приводятся данные для внутреннего теплового сопротивления с учетом теплового сопротивления клеевой прослойки ($R_{т вн} \approx 200 \dots 1600^\circ \text{C/Вт}$). При известной рассеиваемой мощности P_{ni} внутренний перегрев определяется из известного соотношения $P_{ni} = \theta_{вн i} / R_{т вн i}$.

Собственные и фоновые составляющие перегревов определяются по формулам (3.2.6), (3.2.14) и заносятся в таблицу-матрицу:

θ_{11}	θ_{12}	...	θ_{1i}	θ_{1n}
θ_{21}	θ_{22}	...	θ_{2i}	θ_{2n}
θ_{i1}	θ_{i2}	...	θ_{ii}	θ_{in}
θ_{n1}	θ_{n2}	...	θ_{ni}	θ_{nn}
$\theta_{вн 1}$	$\theta_{вн 2}$...	$\theta_{вн i}$	$\theta_{вн n}$
θ_1	θ_2	...	θ_i	θ_n




Рис. 3.2.8. Фрагмент топологии к примеру

В i -м столбце матрицы сосредоточены значения собственной и фоновых составляющих перегрева i -го элемента или компонента. Для плеченых элементов $\theta_{вн i} = 0$.

В результате сравнения рассчитанной величины T_i с допустимой $T_{идоп}$, оговоренной в ТУ на материалы и компоненты, делается вывод о приемлемости теплового режима элементов и компонентов в разработанной конструкции. Если $T_i > T_{идоп}$, то снижают удельную мощность P_{oi} или используют другие материалы и полупроводниковые приборы с большей допустимой мощностью рассеяния.

Пример. Рассчитать тепловой режим плеченых элементов и навесного транзистора фрагмента гибридной ИС, изображенного на рис. 3.2.8, при исходных данных: корпус металлотекстлянный, толщина ситалловой подложки $h_n = 0,6 \cdot 10^{-3}$ м; коэффициент теплопроводности ситалла $\lambda_n = 1,5$ Вт/(м \cdot °С), толщина слоя клея $h_{кл} = 0,1 \cdot 10^{-3}$ м, коэффициент теплопроводности клея $\lambda_{кл} = 0,3$ Вт/(м \cdot °С); внутреннее тепловое сопротивление бескорпусного транзистора $R_{т вн} = 800^\circ \text{C/Вт}$. Геометрические размеры элементов и их рассеиваемые мощности сведены в таблицу:

Элемент или компонент	$2\Delta_{1i}$, м	$2\Delta_{2i}$, м	P_i , Вт	$P_{oi} = \text{Вт/м}^2$
VT	$0,7 \cdot 10^{-3}$	$0,7 \cdot 10^{-3}$	$15 \cdot 10^{-3}$	$3,0 \cdot 10^4$
R1	$0,5 \cdot 10^{-3}$	$5 \cdot 10^{-3}$	$25 \cdot 10^{-3}$	$1,0 \cdot 10^4$
R2	$0,6 \cdot 10^{-3}$	$2 \cdot 10^{-3}$	$60 \cdot 10^{-3}$	$5,0 \cdot 10^4$

1. Определим толщину эквивалентной изотропной подложки с коэффициентом теплопроводности материала λ_n и тепловое сопротивление r_T :

$$l_3 = h_n + \frac{\lambda_n}{\lambda_{кл}} h_{кл} = 0,6 \cdot 10^{-3} + \frac{1,5}{0,3} 0,1 = 1,1 \cdot 10^{-3} \text{ м,}$$

$$r_T = \frac{l_3}{\lambda_n} = \frac{1,1 \cdot 10^{-3}}{1,5} = 0,735 \cdot 10^{-3}.$$

2. Определим собственный перегрев элементов микросхемы и перегрев поверхности подложки под транзистором по формулам (3.2.10), (3.2.12). Величины, полученные в результате расчета, приведены ниже:

Элемент или компонент	$\bar{\delta}_{1i} = \frac{\Delta_{1i}}{l_3}$	$\bar{\delta}_{2i} = \frac{\Delta_{2i}}{l_3}$	$\theta_{ii \max} = r_T P_{oi}$, °С	$\gamma(\bar{\delta}_{1i}, \bar{\delta}_{2i})$	$\theta_{ii} = \theta_{ii \max} \times \gamma(\bar{\delta}_{1i}, \bar{\delta}_{2i})$
VT	0,32	0,32	22	0,32	7,0
R1	0,23	2,3	7,3	0,39	3,0
R2	0,275	0,91	36,5	0,40	15,0

3. Внутренний перегрев транзистора VT

$$\theta_{вн T} = P R_{т вн} = 800 \cdot 15 \cdot 10^{-3} = 12^\circ \text{C.}$$

Элемент или компонент	R1	VT
$ \bar{x}_{0ij} = x_{0ij} /l_3$	1,0	0,59
$ \bar{y}_{0ij} = y_{0ij} /l_3$	0	1,05
$q_1 = \bar{\delta}_{1i} + \bar{x}_{0ij} $	$0,275 + 1,0 = 1,275$	$0,275 + 0,59 = 0,865$
$q_2 = \bar{\delta}_{1i} - \bar{x}_{0ij} $	$0,275 - 1,0 = -0,725$	$0,275 - 0,59 = -0,315$
$r_1 = \bar{\delta}_{2i} + \bar{y}_{0ij} $	$0,91 + 0 = 0,91$	$0,91 + 1,05 = 1,96$
$r_2 = \bar{\delta}_{2i} - \bar{y}_{0ij} $	$0,91 - 0 = 0,91$	$0,91 - 1,05 = -0,14$
sign q_2	-1	-1
sign r_2	+1	-1
θ_{ij} , °С	1,8	2,3

4. Определим фоновые составляющие перегревов. Из сравнения уровней рассеиваемых мощностей и анализа топологии элементов следует ожидать наибольшее влияние тепловых потоков резистора $R2$ на тепловой режим расположенных вблизи него элементов. Ближайшие к центру $R2$ точки резистора $R1$ и транзистора VT имеют координаты $x_{0ij} = -1,1 \cdot 10^{-3}$ м, $y_{0ij} = 0$ и $x_{0ik} = 0,65 \cdot 10^{-3}$ м, $y_{0ik} = 1,15 \cdot 10^{-3}$ м соответственно. Эти точки обозначены на контурах элементов. Результаты расчета фоновых перегревов $\theta_{ij} = \theta_{21}$ и $\theta_{ik} = \theta_{23}$ представлены на с. 95.

$\theta_{R1, R1} = 3,0$	$\theta_{R1, R2} \approx 0$	$\theta_{R1, VT} \approx 0$
$\theta_{R2, R1} = 1,8$	$\theta_{R2, R2} = 15$	$\theta_{R2, VT} = 2,3$
$\theta_{VT, R1} \approx 0$	$\theta_{VT, R2} \approx 0$	$\theta_{VT, VT} = 7,0$
$\theta_{вн R1} = 0$	$\theta_{вн R2} = 0$	$\theta_{вн VT} = 12$
$\theta_{R1} = 4,8$	$\theta_{R2} = 15$	$\theta_{VT} = 21,3$

По результатам расчетов заполним таблицу-матрицу и определим полные перегревы резисторов и транзистора путем суммирования элементов столбцов: $\theta_{R1} = 4,8^\circ\text{C}$; $\theta_{R2} = 15^\circ\text{C}$; $\theta_{VT} = 21,3^\circ\text{C}$.

Наибольший перегрев имеет транзистор. Если $T_{доп}$ транзистора равна $+85^\circ\text{C}$, то ИС может удовлетворительно работать при максимальной температуре окружающего воздуха

$+60^\circ\text{C}$. Перегрев корпуса относительно окружающей среды составляет обычно несколько градусов. Наименьший перегрев имеет резистор $R1$, для которого выбрано обычно рекомендуемая удельная мощность рассеяния $P_0 \approx 10$ мВт/мм².

Конструкторские методы улучшения теплового режима микросхем. Для улучшения теплового режима элементов и компонентов ИС с повышенным тепловыделением рекомендуется:

- выбирать небольшую удельную рассеиваемую мощность $P_0 \approx 10 \dots 20$ мВт/мм²;
- применять подложки с большим коэффициентом теплопроводности;
- осуществлять хороший тепловой контакт навесных теплоотводящих компонентов с подложкой;
- улучшать передачу тепла от подложки к крышке корпуса, заполняя свободные промежутки компаундом (рис. 3.2.9) или применяя теплоотводящие шины, имеющие тепловой контакт с крышкой (рис. 3.2.10);
- равномерно распределять по подложке источники тепла;
- чувствительные к температуре элементы и компоненты располагать за пределами зон теплового влияния источников с повышенным тепловыделением.




Рис. 3.2.9. Улучшение теплоотвода путем заливки компаундом:
1 — источник тепла; 2 — подложка; 3 — корпус; 4 — компаунд; 5 — вывод




Рис. 3.2.10. Применение теплоотводящих шин для улучшения отвода тепла к корпусу:
1 — подложка; 2 — корпус; 3 — изолятор; 4 — теплоотводящая шина; 5 — контакт шины с корпусом

Чтобы обеспечить хороший тепловой контакт полупроводниковых приборов с подложкой, их покрывают дополнительно лаком и компаундом (теплоотвод увеличивается до 30%) и припаивают металлизированной торцевой частью к металлизированной области подложки или непосредственно к корпусу (см. рис. 1.5.3).

Тепловой режим элементов и компонентов существенно зависит от условий теплообмена корпуса ИС и подложки МСБ с элементами конструкции узла или блока. Для улучшения теплопередачи используется кондуктивный теплоотвод от основания корпуса или торцевой поверхности подложки МСБ к печатной плате или металлическим переключкам рамок, которые в свою очередь должны иметь хороший тепловой контакт со стенками кожуха блока. При высокой тепловой нагрузке МСБ используют принудительное газовое охлаждение путем конвективного или кондуктивного теплообмена с газом или жидкостью, протекающими в каналах подложки, на поверхности которой смонтированы МСБ (рис. 3.2.11). Такая подложка может быть выполнена из алюминия с достаточно глубоко анодированной поверхностью (~ 50 мкм).




Рис. 3.2.11. Улучшение теплообмена путем теплового контакта с газом или жидкостью для двух вариантов конструкции:

1 — печатная плата; 2 — металлическая труба с теплоносителем; 3 — канал для теплоносителя; 4 — подложка; 5 — металлическая (алюминиевая) плата с каналами; 6 — изолятор (Al_2O_3); 7 — проволочные переключки

§ 3.3. Паразитные связи и помехи в ИС

Основные разновидности паразитных связей в микросхемах. Между компонентами, элементами и коммутационными проводниками ИС существуют паразитные взаимодействия, обусловленные электрическими и магнитными полями, а также потоками носителей электрического заряда. Так как в широкой области частот расстояния между взаимодействующими элементами значительно меньше длины волны, то электрические и магнитные связи можно рассматривать раздельно.

На рис. 3.3.1,а условно показано расположение коммутационных проводников, характерное для многокристалльных БГИС. Между параллельными проводниками существуют емкостные и индуктивные паразитные связи, а между взаимно перпендикулярными проводниками — только емкостные. Если по одному из коммутационных проводников передается сигнал, например от ЛЭ1 к ЛЭ2, то этот проводник называется активной линией связи. Логический элемент ЛЭ1 является источником сигнала, а ЛЭ2 — приемником сигнала. Если в рядом расположенном коммутацион-

ном проводнике отсутствует передача сигнала, то такой проводник называется пассивной линией связи. Роль пассивных линий связи на рис. 3.3.1,а выполняют коммутационные проводники, соединяющие ЛЭЗ с ЛЭ4 и ЛЭ5. Каждый коммутационный проводник характеризуется погонными индуктивностью, емкостью и




Рис. 3.3.1. Коммутационные проводники БГИС (а) и их упрощенная эквивалентная схема (б)

сопротивлением. На рис. 3.3.1,б показана упрощенная эквивалентная схема коммутационных проводников. Здесь $L_{1ла}$, $L_{1лп}$, $L_{1шп}$, $L_{1шз}$, $r_{1ла}$, $r_{1лп}$, $r_{1шп}$, $r_{1шз}$ — погонные индуктивности и сопротивления активной, пассивной линии, шин питания и заземления соответственно; $C_{1ла}$, $C_{1лп}$, $C_{1шз}$ — емкости активной, пассивной линии и шин питания относительно заземленных элементов конструкции; $C_{1свл}$; $M_{1свл}$ — погонные емкость связи и взаимная индуктивность между пассивной и активной линиями. В области пересечения изолированных друг от друга ортогональных проводников существует сосредоточенная емкость связи $C_{св}$.

Линии связи, по которым передаются перепады напряжений или токов, разделяются на короткие и длинные. Электрическая длина линии определяется соотношением между длительностью фронта перепада t_{ϕ} и временем задержки возмущения в линии $t_{зд} = l/v = l\sqrt{\epsilon_{эфф}}/c = l/t_{зд1}$, где v — скорость распространения возмущения в среде с диэлектрической проницаемостью $\epsilon_{эфф}$ (в однородной среде $\epsilon_{эфф} = \epsilon_d$); $c = 3 \cdot 10^8$ м/с — скорость света; $t_{зд1} = 3,3 \cdot 10^{-9} \sqrt{\epsilon_{эфф}}$ — задержка на единицу длины линии, с/м; l — длина линии, м. Для наиболее широко применяемых материалов $\epsilon_d = 6 \dots 9$. Следовательно, для линии связи в однородной среде $t_{зд1} \approx (8 \dots 10) 10^{-9}$ с/м. Если линия расположена на поверхности подложки, граничащей с воздухом, то $\epsilon_{эфф} \approx (\epsilon_d + 1)/2$ и соответственно $t_{зд1} \approx (6 \dots 7,5) 10^{-9}$ с/м.

На рис. 3.3.2 показана форма сигнала на конце разомкнутой линии с задержкой $t_{зд}$, на вход которой подан перепад напряжения U с фронтом t_{ϕ} , для различных отношений $t_{\phi}/t_{зд}$. При $t_{\phi}/t_{зд} \leq 1$ в рассматриваемой линии устанавливаются затухающие колебания с периодом $T = 4t_{зд}$, обусловленные отражением фронта волны от несогласованных нагрузок на концах линии ($R_r < \rho_0$, $R_n \gg \rho_0$, ρ_0 — волновое сопротивление линии). При увеличении

$t_{\phi}/t_{зд}$ изменяется форма и уменьшается амплитуда затухающих импульсов.

Длина линии называется критической, если $t_{\phi}/t_{зд} \approx 2$. Отсюда следует

$$l_{кр} \approx t_{\phi}/2t_{зд1}. \quad (3.3.1)$$




Рис. 3.3.2. Форма сигнала на конце разомкнутой линии для различных отношений $t_{\phi}/t_{зд}$




Рис. 3.3.3. К определению помехоустойчивости логических элементов:

$U_{п ст}^+$ и $U_{п ст}^-$ — Допустимые уровни положительных и отрицательных статических помех

Линии связи, соответствующие $t_{\phi}/t_{зд} \leq 1$, называются длинными, а линии, соответствующие $t_{\phi}/t_{зд} > 4$, короткими. Форма напряжения на выходе короткой линии близка к форме входного возмущения. Короткая линия не обладает формирующими свойствами, поэтому ее упрощенная эквивалентная электрическая схема может быть представлена сосредоточенной емкостью, равной полной емкости линии $C_d = C_{1д}$.

Оценим критическую длину линии. Для самых быстродействующих логических элементов (эмиттерно-связанная логика) длительность фронта логического перепада порядка $1 \text{ нс} = 10^{-9}$ с. В этом случае $l_{кр} = 1 \cdot 10^{-9} / (2 \cdot 10 \cdot 10^{-9}) = 0,05$ м. Следовательно, отрезки линии связи длиной $l \leq 2,5$ см можно считать короткими для самых быстродействующих микросхем.

Помехи. Поскольку между активными и пассивными линиями существует паразитная связь, в последних наводятся помехи при скачкообразных изменениях напряжений и токов в активных линиях. Броски токов, возникающие в шинах питания и заземления при переключениях логических элементов, также создают паде-

ния напряжений на индуктивных и омических сопротивлениях этих шин, которые воздействуют на входы логических элементов. Уровень помех зависит от значений параметров элементов паразитных связей и пропорционален скорости изменения напряжений или токов.

При воздействии помех на входы логических элементов возможно их ложное переключение. Логические элементы характеризуются статической и импульсной (динамической) помехоустойчивостью. Статическая помехоустойчивость определяется по передаточным характеристикам (рис. 3.3.3). Длительность статической помехи значительно больше времени переключения логического элемента. Импульсная помехоустойчивость логических элементов определяется не только амплитудой, но и длительностью импульса помехи. На рис. 3.3.3 показаны импульсы отпирающей (положительный) и запирающей (отрицательный) помех. Ложное срабатывание логического элемента происходит только в том случае, если длительность импульса помехи $t_{п\text{ зап}}$ или $t_{п\text{ отп}}$ на определенном пороговом уровне $U_{пор}$ превысит время, необходимое для полного изменения состояния этого элемента.

Сбои в работе цифровых устройств происходят в основном при ложном срабатывании триггеров. Типичная зависимость между амплитудой $U_{п}$ и длительностью $t_{п}$ прямоугольного импульса, при которых происходит срабатывание триггера, показана на рис. 3.3.4 с учетом технологического разброса, изменения напряжения питания и воздействия внешних дестабилизирующих




Рис. 3.3.4. Определение области динамической (импульсной) помехоустойчивости




Рис. 3.3.5. Емкостные связи в системе пленочных коммутационных проводников

факторов. Импульсная помехоустойчивость определяется по характеристике, соответствующей наихудшему случаю (кривая 1). Максимально возможному уровню помехи, равному логическому перепаду $\Delta U_{п}$, соответствует максимально допустимая длительность помехи $t_{п\text{ доп}}$. Помехи с амплитудой $U_{п} \approx \Delta U_{п}$ и длительностью $t_{п} < t_{п\text{ доп}}$ не могут вызвать ложного срабатывания триггера.

Емкостные связи. В многослойных коммутационных платах существуют сложные емкостные связи между пленочными коммутационными проводниками. Для системы из n пленочных провод-

ников (рис. 3.3.5) соотношения между их зарядами и потенциалами определяются следующими уравнениями:

$$\begin{aligned} q_1 &= C_{11}(U_1 - 0) + \dots + C_{1k}(U_1 - U_k) + \dots + C_{1n}(U_1 - U_n), \\ q_k &= C_{k1}(U_k - U_1) + \dots + C_{kk}(U_k - 0) + \dots + C_{kn}(U_k - U_n), \\ q_n &= C_{n1}(U_n - U_1) + \dots + C_{nk}(U_n - U_k) + \dots + C_{nn}(U_n - 0), \end{aligned} \quad (3.3.2)$$

где $q_1, \dots, q_k, \dots, q_n$; $U_1, \dots, U_k, \dots, U_n$ — заряды и потенциалы проводников, определяемые относительно заземленной поверхности; $C_{11}, \dots, C_{kk}, \dots, C_{nn}$ — собственные частичные емкости проводников; $C_{12} = C_{21}, \dots, C_{kn} = C_{nk}$ — взаимные частичные емкости между проводниками.

Собственная частичная емкость k -го проводника $C_{kk} = q_k / U_k$ определяет заряд этого проводника q_k при потенциале U_k и одинаковых потенциалах на всех остальных проводниках, равных потенциалу U_k (рис. 3.3.6, а). В таком режиме отсутствуют взаимные потоки электрической индукции между проводниками системы. Собственная частичная емкость проводника не равна его емкости в том случае, когда все остальные проводники удалены в бесконечность.




Рис. 3.3.6. Схемы для определения собственных (а) и взаимных (б) частичных емкостей

Взаимная частичная емкость $C_{kn} = -q_k / U_n$ определяет заряд k -го проводника при потенциале U_n n -го проводника и всех остальных заземленных проводниках, включая k -й (рис. 3.3.6, б). Между заземленными проводниками и проводником с потенциалом U_n существуют взаимные потоки вектора электрической индукции. В системе пленочных проводников, расположенных на достаточно большом расстоянии от заземленных поверхностей, существуют только взаимные частичные емкости.

При известных частичных емкостях по уравнениям системы (3.3.2) может быть определен потенциал U_k на любом k -м изолированном проводнике, если на n -й проводник подан потенциал U_n , и соответственно коэффициент емкостной связи между k -м и n -м проводниками

$$k_{cn} = U_k / U_n, \quad (3.3.3)$$


характеризующий уровень емкостной связи между этими проводниками.

Например, коэффициенты емкостной связи между двумя пленочными проводниками определяются следующими выражениями:

$$k_{C_{21}} = \frac{U_2}{U_1} = \frac{C_{21}}{C_{21} + C_{22}}; k_{C_{12}} = \frac{U_1}{U_2} = \frac{C_{12}}{C_{12} + C_{11}}$$

На рис. 3.3.7 представлены графики, с помощью которых определяются коэффициенты емкостной связи между одинаковыми пленочными проводниками, расположенными над заземленной металлической поверхностью. В этом случае $k_{C_{21}} = k_{C_{12}} = k_C$. Диапазон коэффициентов емкостной связи 0,25...0,6. Обратим внимание на то, что при уменьшении расстояния между проводниками и заземленной металлической поверхностью h увеличива-

ются собственные частичные емкости проводников и соответственно уменьшается коэффициент емкостной связи. Штриховыми линиями на рис. 3.3.7 показан рост k_C при одновременном пропорциональном уменьшении размеров a и b . Отсюда видно, что с увеличением плотности пленочного монтажа растет уровень паразитных емкостных связей.



Если пленочные проводники располагаются над незаземленной металлической поверхностью (рис. 3.3.8, а), то емкостная связь между ними увеличивается. Эквивалентная электрическая схема этой системы проводников приведена на рис. 3.3.8, б. Емкостная связь между проводниками 1 и 2 обусловлена как частичной взаимной емкостью C_{12} , так и емкостями внутренней звезды C_{13} , C_{23} , C_{33} . При заземлении проводника 3 дополнительная емкостная связь устраняется.

Чтобы уменьшить емкостную связь между пленочными проводниками, может вводиться дополнительный заземленный проводник (рис. 3.3.9). В этом случае часть взаимного потока электрической индукции между проводниками 1 и 2 замыкается на про-





Рис. 3.3.8. Емкостные связи между пленочными проводниками 1 и 2, расположенными над незаземленной металлической поверхностью 3

водник 3. На рис. 3.3.10 показано применение экранирующего металлического слоя для практически полного устранения емкостной связи между коммутационными проводниками, лежащими в различных плоскостях.






Рис. 3.3.9. Способ уменьшения емкостной связи между пленочными проводниками 1, 2 с помощью расположенного между ними заземленного проводника 3

Рис. 3.3.10. Фрагмент конструкции с экранирующим металлическим слоем и его электрическая эквивалентная схема:

1, 2 — пленочные проводники; 3 — экранирующий слой

Рассмотрим методику расчета емкостей между пленочными проводниками. Погонная емкость (пФ/см) определяется по формуле

$$C_1 = 0,0885 \epsilon_{эфф} C_T, \quad (3.3.4)$$

где $\epsilon_{эфф}$ — эффективная диэлектрическая проницаемость среды; C_T — коэффициент, определяемый геометрическими размерами и взаимным расположением проводников. Если проводники расположены в однородной диэлектрической среде или на поверхности диэлектрика с высоким значением $\epsilon_d \gg 1$, то $\epsilon_{эфф} \approx \epsilon_d$. При оценке емкости проводников, расположенных в неоднородной среде со сравнимыми значениями ϵ_{d1} и ϵ_{d2} , принимается значение $\epsilon_{эфф} \approx (\epsilon_{d1} + \epsilon_{d2})/2$.

В табл. 3.3.1 представлены выражения для расчета C_T наиболее употребительных конфигураций проводников при $\epsilon_d \gg 1$. Здесь K и K' — полные эллип-

Таблица 3.3.1

Формулы для расчета коэффициента C_T

Конфигурация	Формула
	$C_{T1} = K/K', k = th \pi b / 4d$
	$C_{T2} = 2C_{T1}$
	$C_{T3} = 0,5 \frac{K'}{K}, k = \frac{th \pi a_1 / 4d}{th \pi (a_1 + 2b) / 4d}$

Тические интегралы модулей k и $k' = \sqrt{1-k^2}$. Емкость между пересекающимися пленочными проводниками рассчитывается по формуле (1.2.1) для емкости пленочного конденсатора.

Пример. Определить емкость между двумя параллельными пленочными проводниками коммутационной платы (3-й вариант в табл. 3.3.1) при следующих исходных данных: $b=100$ мкм; $a_1=200$ мкм; $l=20$ мм; $d=1$ мм; подложка из керамики с $\epsilon_{д2}=10$.

1. Определим коэффициент $C_T = C_{T3} = K'/2K$, где K и K' — полные эллиптические интегралы модулей k и $k' = \sqrt{1-k^2}$:

$$k = \text{th} \frac{\pi a_1}{4d} / \text{th} \frac{\pi (a_1 + 2b)}{4d} = \text{th} \frac{\pi 200 \cdot 10^{-3}}{4 \cdot 1} / \text{th} \frac{\pi 400 \cdot 10^{-3}}{4 \cdot 1} \approx 0,5;$$

$$k' = \sqrt{1-0,5^2} = 0,865; K = 1,685; K' = 2,45^* \underline{\underline{}};$$

$$C_T = 0,5 (K'/K) = 0,5 (2,45/1,68) = 0,73.$$

2. Определим емкость между проводниками, полагая $\epsilon_{эфф} \approx \epsilon_{д2}$:

$$C = C_1 l = 0,0885 \epsilon_{эфф} C_T l = 0,0885 \cdot 10 \cdot 0,73 \cdot 2 \cdot 0 = 1,3 \text{ пФ}.$$

Для определения параметров емкостной помехи составляется эквивалентная электрическая схема (рис. 3.3.11,б) соответствующего фрагмента платы (рис. 3.3.11,а). Путем несложных преобразований эта схема приводится к виду, показанному на рис. 3.3.11,в, где $R_{н экв}$, $C_{н экв}$ — сопротивление и емкость эквивалентной нагрузки.




Рис. 3.3.11. Упрощенный фрагмент топологии (а) и его эквивалентные электрические схемы (б, в)

При логическом перепаде в активной линии $\Delta U_{ла}$ с длительностью t_{ϕ} амплитуда емкостной помехи в пассивной линии равна

$$U_{п \max} \approx \pm \frac{C_{св}}{C_{св} + C_{н экв}} \frac{\tau}{t_{\phi}^{\pm}} \Delta U_{ла} \left[1 - \exp\left(-\frac{t_{\phi}}{\tau}\right) \right], \quad (3.3.5)$$

где $\tau = R_{н экв} (C_{н экв} + C_{св})$. Полярность емкостной помехи соответствует знаку логического перепада.

Магнитная связь. На рис. 3.3.12,а условно изображено соединение элементов или компонентов ИС с помощью индуктивно-связанных коммутационных проводников. В активной линии связи формируется логический перепад тока ΔI_a , являющийся источником индуктивной помехи в пассивной линии связи. Связь между направлением изменения тока в активной линии, направлением ЭДС e_M и полярностью индуктивных помех иллюстрируется

эпюрами рис. 3.3.12,б. При определении направления тока в пассивной линии необходимо иметь в виду тот факт, что магнитный поток Φ_n , созданный током пассивной линии I_n всегда направлен встречно по отношению к магнитному потоку Φ_a , обусловленному током активной линии I_a .




Рис. 3.3.12. К определению полярности и уровня индуктивной помехи

Наводимая в проводнике ЭДС взаимной индукции определяется по общеизвестному выражению

$$e_M = -M_{сн} (di_a/dt) \approx -M_{св} (\pm \Delta I_a / t_{\phi}^{\pm}), \quad (3.3.6)$$

где $M_{св}$ — взаимная индуктивность; t_{ϕ}^{\pm} — длительность фронта токового перепада. Взаимная индуктивность $M_{св}$ (мкГн) между параллельными проводниками равной длины рассчитывается по формуле

$$M_{св} = 2 \cdot 10^{-3} l \{ \ln [\sqrt{1+(l/a)^2} + l/a] - \sqrt{1+(a/l)^2} + a/l \}, \quad (3.3.7)$$

где l — длина проводников, см; a — расстояние между осями проводников, см. Для уменьшения магнитной связи увеличивают расстояние между проводниками или располагают их перпендикулярно друг другу.

Из рис. 3.3.12,б видно, что максимальный уровень индуктивной помехи на входе логического элемента 2, равный ЭДС взаимной индукции e_M , будет в том случае, когда входное сопротивление логического элемента 2 значительно больше выходного сопротивления логического элемента 1.

Пример. Оценить уровень индуктивной помехи в БГИС с эмиттерно-связанными логическими элементами ($R_{вх} \approx 1$ кОм, $R_{вых} \approx 20$ Ом) при следующих исходных данных: $\Delta I_a = 20$ мА; $t_{\phi} = 1$ нс; $b = 0,2$ мм; $a = 0,5$ мм; $l = 25$ мм.

*) Янке Е. и др. Специальные функции. — М.: Наука, 1977.

1. По формуле (3.3.7) определим взаимную индуктивность

$$M_{св} = 2 \cdot 10^{-3} \cdot 2,5 \left\{ 2,3 \lg \left[\sqrt{1 + \left(\frac{2,5}{0,05}\right)^2} + \frac{2,5}{0,05} \right] - \sqrt{1 + \left(\frac{0,05}{2,5}\right)^2} + \frac{0,05}{2,5} \right\} = 1,8 \cdot 10^{-3} \text{ мкГн.}$$

2. Определим максимальный уровень индуктивной помехи:

$$U_{п \text{ max}} \approx e_M = M_{св} \frac{\Delta I_a}{t_{\phi}} = 18 \cdot 10^{-9} \cdot 200 \cdot 10^{-3} \cdot 1 \cdot 10^{-9} = 0,36 \text{ В.}$$

Гальванические связи. Помехи по цепям питания и заземления. Для разводки питания и заземления применяются пленочные проводники, характеризующиеся омическим сопротивлением и индуктивностью, которые определяются по формулам (1.1.2), (1.1.17). В статическом режиме на шинах заземления существуют напряжения, обусловленные протекающими постоянными токами. Падения напряжений на шинах заземления приводят к понижению помехоустойчивости логических элементов. В качестве примера на рис. 3.3.13,а показана цепочка из трех логических элементов. В эмиттерной цепи ЛЭ2 включено сопротивление шины $R_{ш}$. Если ЛЭ2 находится в открытом состоянии, то на сопротивлении $R_{ш}$ создается падение напряжения $U_{ш} = I_{ш} R_{ш}$. За счет $U_{ш}$ повышается напряжение логического нуля $U_{вых}^0 = U_{КЭ \text{ нас}} + U_{ш}$ и соответственно снижается уровень допустимой помехи $U_{п}^+$ для логического элемента ЛЭ3. Это видно из рис. 3.3.13,б, на котором показана деформация передаточной характеристики ЛЭ2 за счет сопротивления $R_{ш}$.




Рис. 3.3.13. К определению уровня помехи за счет гальванических связей в системе из трех логических элементов

В процессе переключения логических элементов в шинах питания и заземления наблюдаются броски токов, вызывающие помехи в виде перепадов напряжений $u_{п}(t) = i(t)R_{ш} + L_{ш}(di(t)/dt)$. Уровень омической помехи $i(t)R_{ш}$ пропорционален перепаду тока, а уровень индуктивной помехи $L_{ш}(di(t)/dt)$ — скорости изменения тока. Помехи, возникающие на шинах заземления, подаются непосредственно на входы логических элементов.

Чтобы повысить плотность монтажа, обычно стремятся уменьшить ширину коммутационных проводников. Эта тенденция способствует повышению их омического сопротивления и индуктивности и соответственно увеличению уровня помех.

В БГИС широко применяются микросхемы ТТЛ- и ЭСЛ-типа. В ТТЛ ИС во время переключения через элементы сложного инвертора протекают сквозные токи от 10 до 25 мА с длительностью фронта примерно 5 нс. Если одновременно переключается n ТТЛ-ИС, то на шинах формируется импульс помехи

$$U_{L \text{ ш}} = n L_{ш} (dI/dt) \approx n L_{ш} (\Delta I/t_{\phi}).$$

Пленочный проводник длиной $l = 5$ см и шириной $b = 0,01$ см обладает индуктивностью $L_{ш} \approx 75 \cdot 10^{-3}$ мкГн. При $n = 3$ $U_{L \text{ ш}} \approx 0,45 \dots 1,125$ В. Характерной особенностью ЭСЛ ИС (токовых ключей) является неизменность общего тока логического элемента в процессе переключения. Следовательно, в шинах питания и заземления практически отсутствуют импульсные помехи. За счет токов ЭСЛ-элементов на шинах заземления создаются только постоянные падения напряжения, снижающие уровень их помехоустойчивости.

Для уменьшения уровня помех, обусловленных падением напряжений на шинах питания и заземления, необходимо уменьшать омическое сопротивление и индуктивность коммутационных проводников, увеличивая их толщину и ширину и уменьшая длину. Толстые коммутационные шины питания и заземления обычно располагаются в наружном (верхнем) слое многослойных коммутационных плат. Для уменьшения уровня помех применяют последовательно-параллельное включение компонентов (рис. 3.3.14,б),




Рис. 3.3.14. Варианты разводки шин питания и заземления в БГИС с регулярной структурой

так как в этом случае сокращается длина шин и количество подключенных к ним компонентов. Разводку шин питания и заземления производят в одном слое без пересечения проводников.

§ 3.4. Обеспечение механической прочности конструкции ИС

Элементы конструкций микросхем подвергаются механическим воздействиям в процессе их эксплуатации. В соответствии с общими техническими условиями конструкция ИС должна выдерживать механические воздействия, вызванные линейными ускорениями, вибрациями в определенном диапазоне частот и одиночными ударами. Уровень этих воздействий зависит от назначения аппаратуры, в которой используются ИС.

Вибрации характеризуются перегрузками, достигающими 30 g в диапазоне частот от 30 до 5000 Гц, а линейные ускорения и удары — перегрузками до 50 g и выше. Внутренние элементы и компоненты ИС имеют небольшую массу, и влияние внешних механических воздействий не очень велико. Однако при длительных вибрациях возможны отрывы навесных компонентов с жесткими выводами, обрывы проволочных перемычек и нарушения контактов, появление трещин в подложках при изгибных колебаниях. Для предотвращения отрыва навесных компонентов и обрыва проволочных выводов плату покрывают тонким слоем лака или дополнительно закрепляют навесные компоненты и проволочные перемычки с помощью бусинок из лака или компаунда.

Наибольшую механическую нагрузку при внешних механических воздействиях несет корпус. От жесткости конструкции корпуса зависит сохранение герметичности и целостности конструкции платы, приклеиваемой к поверхности его основания. Серьезные проблемы в отношении обеспечения достаточной жесткости и механической прочности конструкции возникают при конструировании корпусов для БГИС.

С ростом размеров платы вследствие увеличения количества навесных кристаллов возникают противоречия между массой и габаритами, с одной стороны, и жесткостью и механической прочностью конструкции корпуса — с другой. С увеличением размеров корпуса необходимо увеличивать толщину его стенок и высоту, что существенно увеличивает не только его полный объем и массу, но и массу, приходящуюся на один кристалл. Для определенного конструктивно-технологического варианта корпуса при заданных требованиях к механической прочности его конструкции существуют оптимальные геометрические размеры, при которых масса корпуса, приходящаяся на один кристалл, минимальна.

Одним из путей решения вышеуказанного противоречия является применение бескорпусных микросборок, устанавливаемых на планках достаточно жестких рамок (см. рис. 2.5.4, 2.5.5). В этом случае обращают внимание на допустимый прогиб планок, так как при механических воздействиях плата работает на изгиб. Не допускается жесткое (с натягом) закрепление проволочных выводов от контактных площадок платы к печатной плате. При закреплении с натягом возможен обрыв выводов под действием прогибающейся платы.

Для повышения механической прочности и жесткости конструкции металlostеклянных корпусов широко применяются ребра жесткости, сформированные профилированием основания и крышки.

При изменениях температуры окружающей среды возникают внутренние механические напряжения в основном из-за различия температурных коэффициентов линейного и объемного расширения материалов конструкции. Эти напряжения сосредоточены на границах раздела пленок из различных материалов, пленок и подложек, в областях проволочных и объемных контактов, в клеевых прослойках и припоях, применяемых для присоединения подложек к корпусам и навесных компонентов к подложкам, на участках соединения керамики, стекла и пластмасс с металлическими деталями корпусов.

Большие перепады температур возникают также в процессе производства ИС. Например, напыление пленок производится при температурах около 200°С, кристаллы припаиваются при температуре примерно 300°С. При таких же температурах осуществляется термокомпрессионная приварка и пайка выводов к контактным площадкам. При остывании конструкции в ее элементах возникают большие внутренние механические напряжения, которые могут вызвать нарушение целостности конструкции.

Целостность конструкции может нарушаться также из-за существенного различия температурных коэффициентов линейного расширения (ТКЛР) материалов корпуса микросхемы и толстой печатной платы (растрескивание керамических корпусов, нарушение вакуумплотной изоляции в стеклянных и металlostеклянных корпусах), коробления печатных плат.

Для снижения внутренних механических напряжений необходимо применять материалы с близкими ТКЛР, а между элементами конструкции с сильно различающимися ТКЛР использовать пластичные демпфирующие материалы или материалы с промежуточным значением ТКЛР.

§ 3.5. Надежность гибридных ИС

Модели. Методика оценки надежности. Надежность — это свойство ИС выполнять заданные функции, сохраняя во времени значения установленных эксплуатационных показателей в заданных пределах, соответствующих заданным режимам и условиям использования, хранения и транспортирования.

Работоспособное состояние ИС нарушается вследствие появления внезапных или постепенных отказов. Внезапные отказы возникают в результате резкого, скачкообразного изменения определяющих параметров ИС. Они обусловлены проявлением скрытых дефектов в материалах и элементах конструкции микросхемы. Постепенные отказы являются следствием деградации физических свойств материалов под влиянием эксплуатационных факторов и естественного старения. В результате дрейфа рабочие па-

параметры ИС выходят за пределы установленных допусков. Различная природа внезапных и постепенных отказов находит свое отражение в методах их математического описания.

При оценке вероятности возникновения внезапных отказов используются модели в виде последовательного соединения совокупности элементов, определяющих работоспособное состояние микросхемы. В гибридных ИС можно достаточно четко выделить такие элементы или их группы. К ним относятся: бескорпусные активные и пассивные компоненты, пленочные резисторы и конденсаторы, контакты между пленочными проводниками, проводочные перемычки, сварные и паяные контакты, подложка, корпус и др.

Каждый из этих элементов характеризуется определенными интенсивностями отказов λ_i , определяемыми в результате экспериментального исследования характеристик надежности. Типовые значения λ_i (ч⁻¹) для элементов и компонентов ГИС при $T = +85^\circ \text{C}$ представлены ниже [6]:

Навесные транзисторы и диоды	5 · 10 ⁻⁸
Тонко- и толстопленочные резисторы	1 · 10 ⁻⁹
Тонкопленочные Ta ₂ O ₅ -конденсаторы	8 · 10 ⁻⁹
Тонкопленочные SiO ₂ -конденсаторы	1 · 10 ⁻⁸
Навесные керамические конденсаторы	5 · 10 ⁻¹⁰
Керамические подложки	5 · 10 ⁻¹⁰
Паяные соединения	3 · 10 ⁻⁹

В период нормальной работы ИС закон распределения отказов во времени близок к экспоненциальному:

$$P_B(t) = \exp(-\lambda t),$$

где $\lambda = \sum_{i=1}^n N_i \lambda_i$ (λ_i — интенсивность отказов i -го элемента (компонента); N_i — количество однотипных элементов (транзисторов, резисторов, конденсаторов и т. д.); n — количество разновидностей элементов).

Необходимо отметить, что в ИС свойства материалов и физико-химические процессы, сопутствующие отказам, сильно коррелированы, так как пленочные элементы формируются одновременно в определенном цикле технологических процессов. Поэтому вводятся удельные интенсивности отказов для единицы длины резистивной пленки с определенной шириной (λ_{0R}), единицы площади пленочных конденсаторов (λ_{0C}) и изолирующих областей в многослойных коммутационных платах ($\lambda_{0П}$). Эти параметры определяются в результате испытания специальных тестовых структур, изготовленных совместно с пленочными элементами ИС. При этом интенсивности отказов для групп однотипных элементов определяются следующими выражениями:

$$\lambda_R = \sum_{i=1}^k l_i \lambda_{0Ri}; \lambda_C = \sum_{i=1}^m S_{0i} \lambda_{0C}; \lambda_{П} = \sum_{i=1}^v S_{Pi} \lambda_{0Pi},$$

где l_i — длина резистора i -й группы (определенной ширины); S_{0i} , S_{Pi} — площади взаимного перекрытия металлических обкладок в конденсаторах и изолирующих областях.

При таком подходе к анализу надежности в качестве элементов надежностной модели выступают не отдельные пленочные элементы микросхемы, а комплексы (группы) однотипных элементов, изготавливаемых в едином цикле технологических процессов. Это так называемые компоненты ненадежности. Еще более сильно корреляционные связи проявляются в полупроводниковых ИС. Здесь в качестве компонентов ненадежности выступают монокристаллическая пластина, диффузионные полупроводниковые области, окисные пленки, металлизация и т. п. Отказы, обусловленные компонентами ненадежности, носят причинный характер. Например, отклонения в технологическом процессе травления при формировании металлизации приводят к отказам, вызванным утоньшением металлических пленок на ступеньках окисла.

Постепенные отказы ИС возникают в результате деградации физических свойств материалов под влиянием эксплуатационных факторов и собственного старения. Глубокое изучение причин и закономерностей изменения свойств материалов и элементов позволяет построить математические модели для определения уровня надежности по постепенным отказам. Математическая модель надежности ИС по постепенным отказам представляет собой комплекс математических выражений, отражающих связь изменений электрофизических параметров материалов или элементов с атомными или молекулярными процессами в материалах и на границах их раздела. Физические параметры материалов и элементов представляют собой случайные (или случайно-детерминированные) функции времени или случайные величины. Поэтому используются вероятностные математические модели [6].

Высокая надежность ИС ($\lambda \approx 10^{-6} \dots 10^{-5}$ ч⁻¹) обусловлена особенностями их конструкций, технологии изготовления, организации производства и контроля. Малые размеры и объемы элементов, маломерность конструкций обеспечивают высокую механическую прочность ИС, высокая культура производства позволяет получить низкий уровень различных дефектов. Формирование контактов в условиях вакуума или в инертной среде способствует обеспечению высокой надежности внутренних электрических соединений. Применение механизации и автоматизации производственных процессов и жесткого пооперационного контроля позволяет ослабить влияние на надежность отклонений режимов технологических процессов. На заключительном этапе производства ИС с повышенной надежностью применяют специальные методы отбраковки.

Причины отказов элементов и компонентов гибридных ИС. Анализ причин выхода из строя ИС при испытаниях и эксплуатации показывает, что в основном отказы вызваны недостаточным качеством технологических процессов и деградационными явлениями в структурах конструкции.

В процессе изготовления резисторов возможно уменьшение сечения резистивной пленки из-за дефектов подложки или фоторезистивной маски. В областях дефектных участков резистивной пленки возникает локальное повышение плотности тока и из-за перегрева слабые участки выгорают.

При термических воздействиях (пайке, герметизации, испытаниях на термоциклирование) из-за разницы температурных коэффициентов линейного расширения материалов резистивной пленки, подложки и защитного покрытия возникают сдвиговые механические напряжения, вызывающие разрушение пленок. Возможно появление трещин в резистивной пленке или ее отслаивание от подложки вследствие нарушения технологии подготовки поверхности или технологии напыления.

В результате деградиционных процессов возможно как увеличение, так и уменьшение сопротивления резистивной пленки. Недостаточная эффективность защитного покрытия способствует проникновению кислорода в поверхностный слой резистивной пленки — поверхность зерен резистивного материала покрывается пленкой окисла. Между зернами образуются изолирующие прослойки, увеличивающие сопротивление пленки. Рекристаллизация пленки, снятие остаточных внутренних напряжений, рост структурной гомогенности пленки в результате воздействия температуры и электрического тока с течением времени приводят к уменьшению сопротивления резистивных пленок. В пленках многокомпонентных сплавов и керметов происходят различные физико-химические процессы, приводящие к изменению фазового состава и соответственно проводимости пленок.

Загрязнения пленок различными примесями являются источниками химической, а при наличии влаги и электрохимической коррозии материала резистивных пленок и контактных площадок в процессе эксплуатации микросхем. При этом из-за миграции ионов по увлажненной поверхности могут возникнуть как обрывы, так и короткие замыкания резисторов.

Для создания высоконадежных пленочных резисторов необходимо применять подложки с гладким рельефом, устранять источники загрязнения при выполнении подготовительных операций и при напылении, создавать качественные покрытия резистивных пленок и контактов, осуществлять надежную герметизацию ИС.

Недостаточно высокая электрическая прочность диэлектрических пленок и изменение их свойств в процессе эксплуатации и хранения ИС определяет низкую надежность тонкопленочных конденсаторов. В областях дефектов диэлектрических пленок (поры, трещины, включения) или микровыступов обкладок наблюдается повышение напряженности электрического поля. При высоких ее значениях происходит пробой диэлектрика, в результате которого возможно повышение токов утечки или полное короткое замыкание обкладок, разрушение подводящих проводников при чрезмерном токе пробоя или частичное выгорание металла обкладок, сопровождающееся уменьшением их эффективной площади.

Короткое замыкание обкладок возможно также и в результате образования короткозамыкающих «мостиков» вследствие диффузии атомов материалов обкладок по порам диэлектрика. Окислительно-восстановительные процессы, происходящие в области границы раздела металл — диэлектрик, приводят к окислению обкладок и, следовательно, повышению эффективной толщины диэлектрика. В системе $Al-SiO_2-Al$ возможно накопление и диффузия восстановленного кремния в глубь диэлектрика. При этом повышается степень его неоднородности.

Для повышения надежности конденсаторов необходимо обеспечить высокое качество поверхности подложек; применять диэлектрики с бездефектной структурой (равномерная толщина, отсутствие пор, упорядоченная структура); использовать материалы обкладок с пониженной миграционной способностью атомов.

Из-за некачественных контактов происходят в основном внезапные отказы. В результате объемной и поверхностной диффузии одного материала в другой в области контакта и в приграничных областях контактирующих материалов образуются скопления вакансий (пор), которые со временем приводят к появлению пустот и в итоге к разрыву проводников. Интегральное скопление вакансий на одном электроде может образоваться из-за разницы коэффициентов диффузии контактирующих материалов. Возможно отслаивание и механическое разрушение металлизации и контактных площадок в результате термического воздействия, сопровождающегося повышением сдвиговых механических напряжений в пленках.

Отказы навесных активных компонентов происходят как из-за дефектов и деградиционных физико-химических процессов в объеме полупроводника, на границе раздела полупроводник — окисел (SiO_2), в окисной пленке, в коммутационных проводниках и контактах, так и из-за нарушения электрического контакта жестких выводов с металлизацией и обрыва проволочных выводов.

В объеме полупроводникового кристалла могут наблюдаться различные структурные несовершенства в виде дислокаций, трещин, механических напряжений и т. п. Эти несовершенства, развивающиеся под воздействием термических и механических нагрузок, могут существенно изменять параметры дискретных полупроводниковых приборов и активных элементов полупроводниковых ИС.

Основная часть отказов, вызванных деградиционными явлениями, связана с изменением состояния поверхности раздела полупроводник — окисел. Вблизи границы раздела как в окисной пленке, так и в объеме полупроводникового материала существуют заряды, величина и пространственное положение которых зависят от многих технологических факторов: температуры, электрического поля, влажности и др. Образующиеся поверхностные заряды вызывают изменения проводимости полупроводников и скорости поверхностной рекомбинации. Это приводит к увеличению обратного тока и уменьшению напряжения пробоя $p-n$ -пе-

переходов из-за сужения переходов вблизи поверхности, ухудшению усилительных свойств транзисторов вследствие образования инверсионных каналов, увеличению уровня шумов и т. д.

Контакты полупроводниковых ИС формируются при достаточно высоких температурах — 300...500° С. При таких условиях на границах раздела контактирующих материалов возможно образование интерметаллических соединений, которые характеризуются повышенной хрупкостью, что снижает механическую прочность контактов.

Отказы в коммутационных проводниках возникают из-за электродиффузии при высоких плотностях токов (более 10^6 А/мм²) и взаимодействия металла с окислом на участках с очень тонкой металлизацией. Такие участки образуются в окнах диэлектрических слоев при одно- и многослойной металлизации.

Надежность бескорпусных полупроводниковых приборов с проволочными выводами существенно зависит от физических свойств герметизирующего компаунда. Из-за разницы температурных коэффициентов линейного расширения кристалла, проволочных выводов и компаунда возможны обрывы проволочных выводов в области контакта. Это ограничивает уровень максимальной рабочей температуры бескорпусных полупроводниковых приборов.

Обеспечение высокой надежности в процессе проектирования и производства микросхем. Прогнозирование качества и надежности. Отказы ИС могут возникать в результате нарушения установленных правил и норм конструирования (конструкционный отказ) и нарушения установленного процесса изготовления (производственный отказ). При проектировании элементов ИС учитывают нагрузочные характеристики материалов (рабочая напряженность электрического поля, допустимая плотность тока, допустимая удельная мощность рассеяния, допустимые механические напряжения), температурные коэффициенты, коэффициенты старения и конструктивно-технологические ограничения (минимальные размеры элементов, расстояния между элементами, точность геометрических размеров элементов и др.); определяемые видом технологических процессов и современным уровнем технологии. Неправильный выбор нагрузочных характеристик материалов приводит к снижению надежности как по внезапным, так и по постепенным отказам. Поэтому на этапе проектирования ИС повышенной надежности выбирают достаточно низкие коэффициенты использования нагрузочных характеристик материалов.

Заданное функциональное преобразование и чувствительность функции к температурным и временным изменениям параметров элементов (надежность по постепенным отказам) определяются качеством отработки схемы, температурными коэффициентами и коэффициентами старения выбираемых материалов. В процессе проектирования схемы должен осуществляться тщательный просчет заданного функционального преобразования с помощью ЭВМ.

Производственная надежность определяется уровнем технологии и технологической дисциплины, качеством и эффективностью

входного контроля и контроля технологии на всех этапах технологического процесса, степенью автоматизации производственных процессов и контрольных операций, квалификацией персонала, наличием и эффективностью системы отбраковки потенциально ненадежных образцов, эффективностью контроля качества и надежности. Для отбраковки потенциально ненадежных ИС используются визуальный контроль монтажа открытых микросхем с помощью микроскопов, испытания на герметичность, на воздействие линейных ускорений, термодиклирование, термоэлектротренировки и др.

Для прогнозирования качества и надежности микросхем используют математические и физические методы. Математическое прогнозирование осуществляется с помощью математических моделей. Достоверное моделирование может быть выполнено при наличии исходной статистической информации об изменениях параметров материалов и элементов в условиях эксплуатации микросхем. Физическое прогнозирование качества и надежности ИС осуществляют обычно неразрушающими методами, к которым относятся: электрофизические методы, методы определения тепловых полей с помощью ИК радиометра, потенциальных полей, шумов активных и пассивных элементов.

Электрофизические методы прогнозирования качества ИС предполагают использование достаточно сильных корреляционных связей между некоторыми электрофизическими параметрами и характеристиками материалов (температурные коэффициенты, спектральные характеристики токовых шумов, напряжения начала ионизации и т. п.) и надежностью. Эти взаимосвязи устанавливаются на основании результатов предварительных статистических испытаний. При прогнозировании показателей качества испытаниям подвергают пленочные элементы модулей-свидетелей, которые изготавливают одновременно с рабочими модулями. Для повышения эффективности прогнозирования применяют ускоренные испытания с повышением электрической или тепловой нагрузки.

§ 3.6. Оценка технико-экономических показателей гибридных ИС

Стоимость ИС в значительной степени определяется конструктивно-технологическим вариантом ее реализации. При изготовлении ИС применяются групповые и индивидуальные технологические операции. С помощью групповых технологических процессов изготавливают все пассивные элементы и коммутационные проводники. Установку и монтаж кристаллов на платах и плат в корпуса, герметизацию ИС обычно осуществляют индивидуально.

После определенного цикла технологических операций часть заготовок идет в брак. Выход годной продукции на i -й операции оценивается коэффициентом выхода годных

$$p_i = n_{год} / (n_{год} + n_{бр}), \quad (3.6.1)$$

где $n_{год}$ — количество годных изделий (заготовок); $n_{бр}$ — количество бракованных изделий (заготовок). Коэффициент выхода годных является вероятностной

величиной. Под p_i мы будем понимать математическое ожидание этой величины.

Стоимость бракованных изделий обычно переносится на стоимость годных изделий. После выполнения i -й операции полная стоимость заготовки

$$C_{iп} = (C_{(i-1)п} + C_i) / p_i, \quad (3.6.2)$$

где $C_{(i-1)п}$ — полная стоимость заготовки после проведения $(i-1)$ -й операции; C_i — расходы на одну заготовку при выполнении i -й операции.

Рассмотрим методику оценки стоимости ИС на примере БГИС с однородной структурой как наиболее характерной для цифровой аппаратуры. Для этого условно разделим технологический процесс изготовления БГИС на два вида (рис. 3.6.1): комплекс групповых технологических процессов (ГТП), связанных с изготовлением плат, и процессы сборки и монтажа.




Рис. 3.6.1. Упрощенная модель для анализа стоимости БГИС

На групповые технологические процессы (ГТП) поступает $n_п$ подложек стоимостью $C_п$ каждая с общей стоимостью $C_{п общ} = n_п C_п$. На каждой подложке располагается $n_{з пл}$ заготовок коммутационных плат. Групповые технологические процессы обеспечивают выход годных плат $p_{пл} = p_{гр}$. Количество годных плат $n_{пл} = n_п n_{з пл} p_{пл}$. При этом полная стоимость одной платы

$$C_{пл \Sigma} = C_{пл гр} / n_п n_{з пл} p_{пл} = C_{пл} / p_{пл}, \quad (3.6.3)$$

где $C_{пл гр}$ — затраты на обработку партии из $n_п n_{з пл}$ заготовок плат с учетом стоимости подложек; $C_{пл}$ — затраты на изготовление одной коммутационной платы. Если на подложке формируется одна коммутационная плата, то $n_{з пл} = 1$.

На сборку БГИС поступают годные платы, кристаллы и корпуса. На одну БГИС расходуется $n_{кр}$ кристаллов стоимостью $C_{кр}$. В процессе монтажа кристаллов возможны их отказы. Расходы на замену негодных кристаллов относятся на стоимость кристаллов. Полные расходы на монтажно-сборочные операции с учетом стоимости корпуса $C_к$ можно представить в виде

$$C_{сб} = C_{кр} n_{кр} + C_{м кр} n_{кр} + C_{у пл} + C_{м в} n_в + C_к + C_г = C_{кр п} n_{кр} + C_{м г к}, \quad (3.6.4)$$

где $C_{м кр}$ — стоимость монтажа одного кристалла; $C_{у пл}$ — стоимость установки платы в корпус; $n_в$, $C_{м в}$ — количество выводов платы и стоимость монтажа одного вывода; $C_г$ — стоимость герметизации; $C_{кр п} = C_{кр} + C_{м кр}$ — стоимость кристалла с учетом расходов на монтаж; $C_{м г к} = C_{у пл} + C_{м в} n_в + C_к + C_г$ — стоимость монтажа платы в корпус и сборки микросхемы (заключительные монтажно-сборочные операции) с учетом стоимости корпуса.

Полная стоимость БГИС определяется по формуле

$$C_{ИС} = (C_{пл} / p_{пл} + C_{сб}) / p_{сб}, \quad (3.6.5)$$

где $p_{сб}$ — коэффициент выхода годных при сборке.

При увеличении степени интеграции БГИС ее стоимость растет, так как увеличиваются затраты на кристаллы, изготовление плат, сборку и монтаж и уменьшается выход годных изделий. Однако затраты, приходящиеся на один кристалл $\bar{C}_{ИС} = C_{ИС} / n_{кр}$ сложным образом зависят от количества кристаллов в БГИС. Типичная зависимость $\bar{C}_{ИС} = F(n_{кр})$ имеет минимум, свидетельствующий о наличии оптимальной сложности конструкции микросхемы для конкретного производства. Уровню $\bar{C}_{ИС min}$ соответствует оптимальное количество кристаллов $n_{кр opt}$. Рассмотрим более подробно методику определения составляющих выражения (3.6.5).

Стоимость платы. Для БГИС с однородной (регулярной) структурой можно полагать, что стоимость платы пропорциональна количеству кристаллов:

$$C_{пл} = \bar{C}_{пл} n_{кр}, \quad (3.6.6)$$

где $\bar{C}_{пл}$ — удельные затраты на один кристалл.

Выход годных плат. В процессе изготовления тонкопленочных коммутационных плат основной причиной брака являются короткие замыкания в областях пересечений проводников различных слоев. Суммарная площадь пересечений, чувствительная к проколам в изолирующем слое, определяется площадью пересечений $S_п$ и их количеством $n_п$:

$$S_{чув} = S_п n_п = n_п b^2,$$

где b — ширина пленочного проводника. Дефекты-проколы в изолирующем слое распределены по поверхностям плат хаотически со средним числом проколов на единицу площади $d_п$.

Пусть в процессе производства изготавливается партия из n плат (рис. 3.6.2,а). Каждая плата на фиксированной площади $S_{чув}$ имеет случайное коли-




Рис. 3.6.2. Примерная картина распределения дефектов на чувствительной к проколам площади $S_{чув}$ в партии из N плат (а) и модель простейшего потока событий (б)

чество дефектов (проколов) x , определяемое рядом целых чисел $m=0, 1, 2, 3, \dots$ ($m=0$ — дефекты отсутствуют). Возникновение дефектов (проколов) на $S_{чув}$ в процессе производства можно рассматривать как поток редких событий (рис. 3.6.2,б). Для такого потока событий случайная величина x подчиняется распределению Пуассона:

$$p_m(S_{чув}) = \frac{(d_п S_{чув})^m}{m!} \exp(-d_п S_{чув}). \quad (3.6.7)$$

Выражение (3.6.7) определяет вероятность обнаружения (появления) m дефектов на площади $S_{чув}$.

Если обозначить N_m количество плат с m дефектами (проколами) на площади $S_{чув}$ в конкретной партии из N плат (рис. 3.6.2,а), то вероятность попадания m дефектов на площадь $S_{чув}$ можно определить как отношение благоприятного количества событий N_m к полному числу событий N :

$$p_m^* = \frac{N_m}{N} \approx p_m(S_{чув}) = \frac{(d_п S_{чув})^m}{m!} \exp(-d_п S_{чув}).$$

Для $m=0$ это соотношение дает выход годных плат:

$$p_{пл} = p_0^* = N_0 / N \approx p_0(S_{чув}) = \exp(-d_п S_{чув}). \quad (3.6.8)$$

Из (3.6.8) видно, что вероятность выхода годных плат уменьшается с увеличением площади, чувствительной к проколам. Если предположить, что эта пло-

щадь пропорциональна сложности БГИС: $S_{\text{чув}} = \bar{S}_{\text{чув}} n_{\text{кр}}$, где $\bar{S}_{\text{чув}}$ — площадь пересечений, приходящаяся на один кристалл, то

$$p_{\text{пл}} = \exp(-d_{\text{п}} \bar{S}_{\text{чув}} n_{\text{кр}}). \quad (3.6.9)$$

Стоимость монтажа платы в корпусе и сборки ИС. Величину $C_{\text{м г к}}$ приближенно можно считать пропорциональной количеству выводов корпуса $n_{\text{в}}$, так как затраты на монтаж выводов явно пропорциональны количеству выводов, а стоимость корпуса также растет с увеличением количества выводов:

$$C_{\text{м г к}} = \bar{C}_{\text{м г к}} n_{\text{в}}.$$

В этом выражении $\bar{C}_{\text{м г к}}$ — удельные затраты на монтаж платы и сборку корпуса с учетом стоимости самого корпуса и контроля качества герметизации. Среднее количество выводов БГИС связано со средним количеством выводов кристаллов $n_{\text{в кр}}$ и количеством кристаллов эмпирическим соотношением [7]

$$n_{\text{в}} \approx n_{\text{в кр}} n_{\text{кр}}^r, \quad (3.6.10)$$

где $r \approx 0,5 \dots 0,75$.

Вероятность выхода годных БГИС при сборке. Брак на заключительных сборочно-монтажных операциях содержит две составляющие: брак при монтаже выводов и брак при герметизации. Предположив, что вероятность выхода годных ИС при герметизации $p_{\text{г}}$ не зависит от сложности БГИС, а вероятность выхода годных БГИС при монтаже выводов равна $p_{\text{м в}}^{n_{\text{в}}}$, где $p_{\text{м в}}$ — вероятность выхода годных при монтаже одного вывода корпуса к контактной площадке, получим выражение для расчета выхода годных ИС при сборке в виде

$$p_{\text{сб}} = p_{\text{г}} p_{\text{м в}}^{n_{\text{в}}}. \quad (3.6.11)$$

Напомним, что брак при установке и монтаже кристаллов считается устранимым и включается в стоимость самих кристаллов.

Подстановка (3.6.9)–(3.6.11) в (3.6.5) позволяет получить выражение для удельной стоимости БГИС:

$$\bar{C}_{\text{ИС}} = \frac{C_{\text{ИС}}}{n_{\text{кр}}} = [\bar{C}_{\text{пл}} \exp(d_{\text{п}} \bar{S}_{\text{чув}} n_{\text{кр}}) + C_{\text{кр п}} + \bar{C}_{\text{м г к}} n_{\text{в кр}} n_{\text{кр}}^{r-1}] \frac{p_{\text{м в}}^{-n_{\text{в}} n_{\text{кр}} n_{\text{кр}}^r}}{p_{\text{г}}}. \quad (3.6.12)$$

Это выражение позволяет проанализировать зависимость стоимости ИС, приходящейся на один кристалл, от количества кристаллов в БГИС, т. е. от сложности конструкции БГИС. В выражении (3.6.12) первый член в квадратных скобках увеличивается с ростом $n_{\text{кр}}$, второй не зависит от $n_{\text{кр}}$, а третий

член уменьшается с ростом $n_{\text{кр}}$. Кроме того, множитель $p_{\text{м в}}^{-n_{\text{в}} n_{\text{кр}} n_{\text{кр}}^r}$ также увеличивается с ростом $n_{\text{кр}}$, так как $p_{\text{м в}} < 1$. При определенном $n_{\text{кр}} \text{opt}$ удельная стоимость $C_{\text{ИС}}$ минимальна.

§ 3.7. Методика разработки конструкции ИС. Конструкторская документация

ИС разрабатывают на основании технического задания (ТЗ), в котором указывают ее назначение, основные функциональные преобразования, выполняемые ею, требования к ее электрическим параметрам, параметры источников питания, условия эксплуатации, масштаб производства, уровень надежности и специальные требования к конструкции, определяемые назначением ИС.

При разработке ИС выполняют синтез и анализ электрической принципиальной схемы, выбирают технологический вариант исполнения ИС (толстопленочная или тонкопленочная технология, соответствующая разновидность тонкопленочной технологии); определяют возможность реализации элементов в пленочном исполнении, необходимость и метод подгонки параметров пленочных элементов; формулируют требования к конструкции ИС, разрабатывают конструкцию и конструкторскую документацию, технологическую документацию, изготавливают экспериментальные образцы, проводят полный цикл испытаний и корректируют техническую документацию по результатам испытаний.

В данном параграфе рассматривается комплекс вопросов, связанных с разработкой конструкции ИС. При проектировании конструкции ИС должны быть решены следующие задачи: спроектированы пленочные элементы; определены геометрические размеры платы; разработана топология микросхемы, обеспечивающая заданное функционирование; выбран метод герметизации и тип корпуса (при индивидуальной защите), обеспечивающий допустимый тепловой режим элементов, компонентов и кристаллов и нормальное функционирование ИС в заданных условиях эксплуатации; разработана конструкторская документация.

Исходными данными для разработки конструкции являются: электрические и конструктивные данные и требования; основные технологические данные и ограничения. Общие электрические и конструктивные требования устанавливаются в ОТУ на ИС. Специальные требования определяются ТЗ, особенностями функционирования и назначением ИС. Технологические данные и ограничения устанавливают исходя из современных возможностей конкретного технологического процесса изготовления гибридных ИС.

Рассмотрим методику разработки конструкции ИС с пленочными элементами и разногабаритными компонентами (ИС с нерегулярной структурой). Разработка состоит из следующих основных этапов:

1. Предварительное проектирование пленочных элементов.
2. Ориентировочный выбор размеров платы, типоразмера и конструкции корпуса при необходимости индивидуальной защиты микросхемы.
3. Топологическое преобразование исходной электрической схемы.
4. Разработка эскиза топологии.
5. Проверка соответствия разработанной топологии требованиям ТЗ и требованиям к конструкции. Корректировка топологии.

На первом этапе предварительно проектируют пленочные элементы по методикам, изложенным в гл. 1. При этом выбирают материалы, форму элементов и рассчитывают их геометрические размеры, обеспечивающие заданные значения параметров, точность и стабильность. Окончательно форму и размеры пленочных элементов выбирают при разработке эскиза топологии и его корректировке с учетом рационального расположения элементов на

плате, тепловых режимов и паразитных взаимодействий. При проектировании линейных ИС рекомендуется выбирать оптимальное значение удельного поверхностного сопротивления резистивных пленок $\rho_{\square \text{ опт}}$ исходя из условия оптимизации микросхем по критерию точности выходного параметра (см. § 3.1). Предварительный анализ электрической схемы позволяет установить ориентировочное количество внешних (периферийных) и внутренних контактных площадок.

На втором этапе при известных размерах пленочных элементов, контактных площадок, навесных компонентов и кристаллов по нижеприведенной формуле определяют ориентировочную площадь платы:

$$S_{\text{пл}} \approx K_{\text{ип}} \left(\sum_{i=1}^{n_R} S_{Ri} + \sum_{i=1}^{n_C} S_{Ci} + \sum_{i=1}^{n_K} S_{Ki} + \sum_{i=1}^{n_H} S_{Hi} \right),$$

где $K_{\text{ип}} \approx 2-3$ — коэффициент использования площади платы; S_{Ri} , n_R — площадь i -го резистора и количество резисторов; S_{Ci} , n_C — площадь i -го конденсатора и количество конденсаторов; S_{Ki} , n_K — площадь i -го контакта и количество контактов; S_{Hi} , n_H — установочная площадь i -го навесного компонента или кристалла, которые устанавливаются на свободных участках платы, и их количество. Рекомендуемые размеры плат даны в табл. 2.2.1, 3.7.1.

Таблица 3.7.1

Максимальное количество периферийных контактных площадок на платах микросборок

Расположение площадок	Размеры платы, мм	Шаг контактных площадок, мм	
		0,625	1,25
Двухстороннее	24×30	88	44
	24×60	184	92
	30×48	144	72
	48×60	184	92
Четырехстороннее	24×30	140	70
	24×60	236	118
	30×48	212	105
	48×60	300	150

Если необходима индивидуальная герметизация, то в соответствии с определенными выше размерами платы может быть выбран типоразмер корпуса. При выборе типоразмера корпуса и размеров платы для микросборки учитывают также необходимое количество выводов, определяемое заданной электрической схемой.

На третьем этапе производят топологическое преобразование исходной электрической схемы (разработка схемы соединений). Цель этого этапа — составление схематического плана размещения элементов, компонентов, кристаллов и их соединений на поверхности платы. При этом используется упрощенное изображение пленочных элементов и навесных компонентов с учетом действительного пространственного положения их выводов. Преобразованная схема должна иметь минимальное число пересечений линий связи.

На четвертом этапе при разработке схемы соединений навесные компоненты и пленочные элементы размещают так, чтобы удовлетворялись электрические и конструктивные требования (обеспечивался допустимый уровень паразитных связей и помех, порядок присоединения выводов к периферийным контактным площадкам и др.), и упрощают схему соединений (уменьшают число пересечений пленочных проводников, сокращают их длину). Для обеспечения минимальной длины электрических связей пленочные элементы обычно группируют вокруг связанных с ними активных навесных компонентов. В линейных схемах порядок расположения навесных компонентов на плате обычно соответствует порядку их расположения в принципиальной схеме.

Для устранения пересечений проводников часто прокладывают трассы пленочных проводников под проволочными выводами навесных компонентов с гибкими выводами или между контактными площадками компонентов с жесткими выводами. При разработке схемы соединений рекомендуется пленочные и проволочные проводники делать разного цвета. Проволочные проводники образуют второй коммутационный слой. Необходимо также иметь в виду, что маломощные навесные компоненты можно размещать над предварительно покрытыми защитным (изолирующим) слоем пленочными проводниками.

На заключительном, пятом, этапе проверяют топологию и корректируют схему соединений, чтобы уменьшить длину проводников и число пересечений, переставляя навесные компоненты, изменяя их пространственную ориентацию, а также переставляя идентичные выводы диодных и транзисторных матриц, кристаллов с многоходовыми логическими элементами. Пример преобразования электрической схемы рис. 2.5.1 представлен на рис. 3.7.1.

Эскиз топологии вычерчивается на миллиметровой бумаге в масштабе 10:1 или 20:1. Элементы и компоненты располагаются в соответствии с преобразованной электрической схемой. При разработке эскиза топологии сложных ИС применяется последовательно-параллельный метод формирования элементов. Сначала формируют периферийные контактные площадки. Затем преобразованную электрическую схему разбивают на несколько групп элементов (обычно по числу навесных активных компонентов). На поверхности платы ориентировочно определяют установочные места для активных компонентов с учетом пространственного расположения их выводов, полученного при разработке преобразован-

ной электрической схемы. В процессе вычерчивания элементов определенной группы учитывают пространственное расположение связанных с ними элементов других групп.

В толстопленочных ИС для повышения эффективности использования площади платы и устранения пересечений проводников




Рис. 3.7.1. Пример выполнения схемы соединений

применяют двухстороннее расположение пленочных элементов (см. рис. 2.5.1). В этом случае на преобразованной электрической схеме должно быть два слоя пленочных элементов и коммутационных проводников. Коммутационные проводники слоев соединяют на периферийных и внутренних контактных площадках с металлизированными отверстиями. При разработке топологии толстопленочных ИС рекомендуется использовать резисторы прямоугольной формы и однонаправленную ориентацию полосок в каждом слое. На одной стороне платы можно формировать не более трех резистивных слоев с различными удельными сопротивлениями. Эти требования продиктованы особенностями технологии изготовления толстопленочных ИС.

При применении интегрально-групповых методов компоновки сложных ГИС с использованием нескольких субплат последовательно прорабатывают топологию субплат и основной коммута-

ционной платы. В этом случае необходимо предусмотреть взаимную увязку расположения контактных площадок на субплатах и основной плате так, чтобы можно было получить наиболее простой монтаж на основной плате с минимальным количеством пересечений.

Для контроля параметров пленочных элементов вводят дополнительные контактные площадки или расширяют имеющиеся с учетом особенностей конструкции зондовых головок. Если элементы в результате коммутации оказались соединенными параллельно, то при необходимости контроля можно ввести пленочные или проволочные перемычки. В процессе разработки топологии должны быть обеспечены требования к монтажу бескорпусных полупроводниковых приборов, требования к сборке и защите элементов от внешних воздействий, технологические требования и ограничения.

После первичной проработки топологии проверяют тепловые режимы пленочных элементов и навесных компонентов, определяют уровень паразитных параметров монтажа (сопротивления, индуктивности и емкости) по методикам, изложенным в § 3.2, 3.3, и устанавливается соответствие заданным требованиям. При необходимости делается корректировка топологии с целью упрощения формы элементов, более равномерного их расположения на плате, обеспечения удобств при сборке, увеличения размеров контактных площадок, расширения допусков на совмещение слоев и увеличения расстояний между элементами. На заключительном этапе рассчитывают надежность ИС и проверяют выполнение заданных требований по надежности.

При автоматизированном проектировании топологии ИС с нерегулярной структурой обычно конструктор работает с ЭВМ в интерактивном режиме. С помощью ЭВМ решаются следующие основные задачи: расчет топологии пленочных резисторов и конденсаторов; проверка графа коммутационной схемы на планарность или приведение его к максимально планарному графу; размещение компонентов и элементов на коммутационном поле с помощью дисплея и библиотеки фрагментов типовых элементов конструкции ИС в соответствии с топологией графа (интерактивный режим); расчет теплового режима компонентов и элементов; корректировка размещения элементов и компонентов в соответствии с результатами анализа теплового режима (интерактивный режим); трассировка межсоединений (интерактивный режим); изготовление конструкторской документации (КД) и фотошаблонов (ФС). Данные по электрофизическим параметрам материалов, необходимые для проектирования пассивных элементов, находятся в архиве автоматизированных средств проектирования (АСП).

Рассмотрим далее методику определения размеров коммутационной платы и разработки топологии ГИС с регулярной структурой. Эскиз платы с кристаллами изображен на рис. 3.7.2. Здесь введены следующие обозначения: L_x, L_y — размеры платы; $x_{1к}, x_{2к}, y_{1к}, y_{2к}$ — краевые поля, под которыми подразумева-

ются расстояния от края платы по осям x и y до первого ряда контактных площадок кристаллов с проволочными и балочными выводами или до края кристаллов с шариковыми или столбиковыми выводами; $l_{xкр}$, $l_{yкр}$ — установочные размеры кристалла; $t_{xкр}$, $t_{yкр}$ — шаги установки кристаллов по осям x и y .




Рис. 3.7.2. Эскиз размещения кристаллов на плате:

- 1 — зона расположения кристаллов (рабочее поле);
- 2 — зона краевого поля технологическая;
- 3 — зона расположения контактных площадок;
- 4 — кристаллы;
- 5 — зона теплового влияния

Положив $x_{1к} \approx x_{2к}$, $y_{1к} \approx y_{2к}$, из простых геометрических соотношений найдем связь между геометрическими размерами платы, количеством кристаллов в ряду и количеством рядов:

$$n_{крx} = \frac{L_x - 2x_{1к} - l_{xкр}}{t_{xкр}} + 1; \quad (3.7.1)$$

$$n_{кры} = \frac{L_y - 2y_{1к} - l_{yкр}}{t_{yкр}} + 1; \quad (3.7.2)$$

Количество кристаллов $n_{кр}$, которое может быть размещено на плате, равно: $n_{кр} = n_{крx} n_{кры}$. При известном количестве кристаллов $n_{кр}$ можно ориентировочно установить количество кристаллов в ряду $n_{крx}$, количество рядов $n_{кры}$ (для прямоугольных плат $n_{кры} \approx 2n_{крx}/3$) и из соотношений (3.7.1), (3.7.2) определить размеры платы L_x , L_y . Стандартный типоразмер платы выбирается по данным табл. 2.2.1.

Установочные размеры кристаллов $l_{xкр}$, $l_{yкр}$ приведены в ОСТ 4Г0.010.043 «Узлы и блоки радиоэлектронной аппаратуры на микросхемах. Микросборки. Установка бескорпусных элементов и микросхем. Конструирование». Шаги установки $t_{xкр}$, $t_{yкр}$ определяются так, чтобы обеспечить необходимые размеры зоны коммутации (площадь для коммутации проводников) или зоны теплового влияния (Δl_{xt} , Δl_{yt}). Ориентировочный размер зоны коммутации принимается равным половине установочной площади кристалла. Следовательно, $t_{xкр} \approx 1,5 l_{xкр}$, $t_{yкр} \approx 1,5 l_{yкр}$; $t_{xкр} \approx 1,25 l_{xкр}$, $t_{yкр} \approx 1,25 l_{yкр}$, так как $t_{xкр}/l_{yкр} \approx t_{yкр}/l_{xкр}$.

Размеры зоны теплового влияния Δl_{xt} , Δl_{yt} зависят от мощности источника тепла. Эти размеры можно выбрать по справочным данным или рассчитать по формуле (3.2.14). На границе зоны теплового влияния температура перегрева приблизительно на порядок меньше температуры перегрева в точке подложки с координатами $x_{0i} \approx 0$, $y_{0i} \approx 0$, соответствующей центру источника тепла. Таким образом, исходя из условия тепловой совместимости шаги установки кристаллов должны быть равны: $t_{xкр} = l_{xкр} + 2\Delta l_{xt}$, $t_{yкр} = l_{yкр} + 2\Delta l_{yt}$. Окончательно выбираются $\max\{t_{xкр}, t_{yкр}\}$.

Рекомендуемые размеры краевых полей, количество, размещение и размеры периферийных контактных площадок приводятся в соответствующих отраслевых стандартах.

На рис. 3.7.3 приведен пример размещения кристаллов, прокладки шин питания и земли, трасс сигнальных цепей на коммутационной плате с двухслойной металлизацией. Пространственная ориентация кристаллов условно обозначена точками. Проводники одного слоя показаны непрерывными, а второго штриховыми линиями. Шины питания и земли прокладывают между рядами или столбцами кристаллов в соответствии с рекомендациями, изложенными в § 3.3. При этом упрощается вся система коммутации. Отдельные участки шин питания и земли могут располагаться в различных слоях, чтобы устранить пересечения проводников. Пленочные проводники сигнальных цепей проводят в двух слоях в виде ортогональных отрезков прямых. Переход проводника из слоя в слой осуществляется в узлах координатной сетки.




Рис. 3.7.3. Пример трассировки коммутационных проводников в ГИС с регулярной структурой

При проектировании сложных коммутационных плат с регулярным расположением однотипных кристаллов, как правило, используются автоматизированные системы проектирования. Совместное решение задач размещения кристаллов и трассировки проводников связано с большими трудностями ввиду сложных взаимосвязей между схемой соединений и параметрами конструкции. Обычно сначала решают задачу размещения кристаллов с учетом определенных требований трассировки, а затем производят трассировку межсоединений.

Для автоматизированного проектирования топологии должны быть следующие исходные данные: схема электрических соединений или список цепей; размеры подложки; посадочные места кристаллов и координаты контактных площадок; шаг опорной сетки; конструктивно-технологические ограничения (ширина проводников, расстояние между проводниками, размеры контактных площадок и межслойных контактов, возможность проведения проводников между контактами навесных элементов и др.); пространственная ориентация кристаллов; области подложки, занятые шинами питания, контактными площадками для внешних выводов; фиксированное положение контактных площадок для подключения питания, заземления и других цепей, устанавливаемое исходя из упрощения коммутационной платы модуля более высокого ранга; посадочные места некоторых кристаллов, определяемые конструктором из особенностей функционирования интегральных схем, обеспечения помехоустойчивости, нормальных тепловых режимов, связи кристаллов с внешними контактными площадками и т. п.

При решении задачи размещения кристаллов используют следующую математическую модель: кристаллы представляются вершинами некоторого графа; ребрам графа соответствуют электрические связи между кристаллами; вес ребра определяется количеством связей между парами кристаллов. Известные алгоритмы размещения элементов [7] оптимизируют следующие показатели качества: суммарную длину соединений, число перечислений соединений, длину самой длинной связи. Однако в большинстве случаев используется критерий, минимизирующий суммарную длину соединений, который интегрально учитывает ряд требований, предъявляемых к расположению элементов и трасс их соединений. При уменьшении длины соединений улучшаются электрические параметры ИС (быстродействие, помехоустойчивость), проще осуществляется реализация проводников в процессе трассировки, сокращается время изготовления конструкторской документации с помощью АСП и др.

Задача трассировки состоит в построении для всех цепей схемы оптимальных монтажных соединений с учетом конструктивно-технологических ограничений, определяемых особенностями конструкции и технологии изготовления коммутационной платы и способом монтажа кристаллов. Например, при использовании толстопленочной технологии и кристаллов с жесткими выводами не представляется возможным прокладывать трассы между выводами кристалла. В то же время в коммутационных платах на основе полиимидной пленки можно сформировать достаточно узкие коммутационные проводники (~ 50 мкм), свободно проходящие между контактными площадками. Такие требования, как минимум числа пересечений, числа переходов между слоями в двух- или многослойной коммутационной плате, выдвигаемые исходя из обеспечения высокой надежности ИС, повышения процента выхода годных и высокой плотности монтажа, могут выступать как в качестве критериев оптимизации, так и в качестве ограничений.

При трассировке монтажных соединений применяют волновой алгоритм и его модификации, алгоритм трассировки по магистралям и каналам, комбинированные алгоритмы [7].

Для повышения эффективности работы оборудования задача трассировки для каждой электрической цепи решается в два этапа. На первом с помощью модифицированного лучевого алгоритма или алгоритма трассировки по магистралям устанавливают ограниченную рабочую область, состоящую из сети магистралей. На втором этапе с помощью волнового алгоритма строят минимальное стягивающее дерево, соединяющее контактные площадки трассируемой цепи.

В платах с двухслойной металлизацией горизонтальные участки трасс относятся к одному слою, а вертикальные — к другому (см. рис. 3.7.3). В точках сопряжения вертикальных и горизонтальных трасс вводятся межслойные переходы (см. дерево б на рис. 3.7.3). На заключительном этапе редактирования тополо-

гии отдельные сопряженные участки располагают в одном слое (см. ветви *a*, *b*, *г*, на рис. 3.7.3), лишние переходы устраняют.

Конструкторская документация составляется в соответствии с требованиями ЕСКД (ГОСТ 2.702—69; ГОСТ 2.307—69; ГОСТ 2.101—69; ГОСТ 2.109—69) и дополнительными требованиями соответствующих отраслевых стандартов. В полный комплект конструкторской документации на ГИС входят следующие документы: спецификация, сборочный чертеж, схема электрическая принципиальная, топологические чертежи платы, частные технические условия (ЧТУ). Правила оформления ЧТУ изложены в общих технических условиях на ГИС. На ИС частного применения, не подлежащие поставке другим предприятиям, ЧТУ, как правило, не составляются.

Сборочный чертеж должен содержать достаточное число видов, проекций, сечений и разрезов для того, чтобы показать взаимное расположение всех составных частей микросхемы и способ их закрепления. В технических требованиях, приводимых на сборочном чертеже, должны содержаться сведения о сборке, окраске, маркировке изделия и ссылка на документы, регламентирующие электрические параметры изделия и способ их измерения.

Топологическому чертежу присваивают наименование «Плата» и обозначение с десятичной характеристикой 7.100 или 7.107. На первом листе топологического чертежа должна быть изображена подложка со всеми нанесенными на нее слоями с указанием позиционных обозначений элементов в соответствии с электрической принципиальной схемой. На последующих листах помещают изображение каждого слоя. На изображениях всех контактных площадок платы на первом листе топологического чертежа должны быть проставлены их обозначения (номера). Задание размеров элементов рекомендуется производить координатным методом (ГОСТ 2.307—78).

ГЛАВА 4

Активные и пассивные элементы полупроводниковых ИС

§ 4.1. Методы изоляции элементов ИС

Полупроводниковые элементы ИС формируются в приповерхностном объеме полупроводника. Полупроводниковый материал, используемый в ИС, характеризуется сравнительно высокой проводимостью. Если не предусмотреть специальных мер, то между элементами ИС возникнут паразитные связи, нарушающие ее работу. Для полного исключения или существенного ослабления нежелательных связей между элементами ИС используются раз-

личные виды изоляции: с помощью $p-n$ -переходов, диэлектрическая, комбинированная.

Изоляция $p-n$ -переходами. Обратносмещенный $p-n$ -переход характеризуется достаточно малым током утечки и барьерной емкостью. В его эквивалентной электрической схеме (рис. 4.1.1) VD — идеальный диод; C — барьерная емкость; R_y — сопротивление, отражающее наличие тока утечки через переход. Вы-




Рис. 4.1.1. Обратносмещенный $p-n$ -переход (а) и его эквивалентная схема (б)





Рис. 4.1.2. Изоляция полупроводниковых областей n -типа от подложки p -типа с помощью обратносмещенных $p-n$ -переходов (а, б) и упрощенная электрическая схема полупроводниковой структуры с изолированными n -областями (в)

сокое сопротивление утечки позволяет использовать $p-n$ -переходы для изоляции элементов полупроводниковых ИС. Для этого в приповерхностном объеме кристалла с определенным типом проводимости (чаще всего p -типа) различными технологическими приемами (диффузия или ионная имплантация — рис. 4.1.2, а и комбинация диффузии и эпитаксиального наращивания — рис. 4.1.2, б) создаются «островки» определенных размеров с противоположным типом проводимости. «Островки» отделены от материала подложки изолирующими $p-n$ -переходами. Наиболее часто подложка находится под нулевым потенциалом, а «островки» под высоким положительным потенциалом, так что изолирующий $p-n$ -переход смещен в обратном направлении. Поперечное сечение изолированных областей имеет форму кармана, поэтому эти области условно называют карманами. Обычно карман используется в качестве одной из областей активного (коллектор или база биполярного транзистора, исток или сток МДП-транзистора) или пассивного (резистивная область резистора, обкладка конденсатора) элементов ИС. В кармане формируются один или несколько элементов ИС.

Карманы имеют сопротивление утечки R_y и барьерную емкость C (см. рис. 4.1.2, в). Это паразитные параметры элементов конструкции ИС. В современных конструкциях удельная емкость изолирующего $p-n$ -перехода около $3 \cdot 10^{-4}$ пФ/мкм². Наличие

таких емкостей снижает частотный «потолок» ИС. Из-за общего сопротивления полупроводниковой подложки возможна также паразитная гальваническая связь между элементами ИС, помещенными в изолированные области. Для устранения этой связи необходима металлизация противоположной стороны пластины подложки (рис. 4.1.2, в). Подложка обязательно должна быть заземлена по переменному току.

Достоинством изоляции $p-n$ -переходом является простота ее технологической реализации, а недостатками — зависимость сопротивления утечки от температуры и уровня радиации, необходимость подачи напряжения обратного смещения и зависимость барьерной емкости от напряжения смещения на $p-n$ -переходах, а также наличие паразитных связей через подложку. Кроме того, этот вид изоляции при использовании наиболее широко применяемого метода разделительной диффузии не позволяет получить высокую плотность компоновки элементов микросхемы. Предполагая, что фронт разделительной диффузии распространяется одинаково как в глубину подложки, так и в стороны под окисную пленку, легко убедиться в том, что расстояние между изолированными областями a должно быть больше удвоенной толщины h эпитаксиального слоя (см. рис. 4.1.2, б). При формировании карманов методом диффузии удается получить достаточно высокую плотность компоновки, однако в этом случае материал кармана неоднородно легирован в направлении, перпендикулярном поверхности подложки, что не позволяет получить качественные транзисторы ИС из-за высокого сопротивления тела коллекторной области и повышенного напряжения насыщения $U_{КЭ\text{нас}}$.

При изоляции элементов с помощью $p-n$ -переходов наиболее часто применяются подложки p -типа из кремния, легированного бором, с удельным сопротивлением 10 Ом·см (КДБ10). Толщина подложки около 200 мкм, поверхность обрабатывается по 14 классу.

Диэлектрическая изоляция. Применение пленочных и объемных диэлектриков позволяет получить высококачественную изоляцию элементов ИС, характеризующуюся малой паразитной емкостью, высоким сопротивлением утечки и высокой электрической прочностью. На рис. 4.1.3 показан пример изоляции «островков» кремния n -типа (1) с помощью тонкой пленки окиси кремния (2). Подложка ИС (3) выполнена из поликремния. Для изготовления такой изоляции используется эпоксид-процесс. Изолирующую пленку создают методом термического окисления (толщина пленки SiO_2 1...1,5 мкм) или пиролитическим осаждением (толщина пленки единицы — десятки микрометров). Практически используются пленки толщиной не более 4 мкм. С увеличением толщины пленки улучшаются электрические параметры изоляции (уменьшается емкость, увеличивается сопротивление изоляции), однако из-за разницы в температурных коэффициентах линейного расширения (ТКЛР) кремния и пленки окиси кремния в толстых пленках возникают большие механические напряжения,

приводящие к трещинам и прогибу пластин кремния. Слой поликристаллического кремния толщиной 300...600 мкм создают методом эпитаксиального наращивания.

При использовании изоляции тонкой пленкой диэлектрика паразитная емкость уменьшается на порядок по сравнению с изоляцией с помощью $p-n$ -перехода. Кроме того, диэлектрическая изоляция позволяет получить малый ток утечки, слабо зависящий от температуры и уровня радиации.

Плотность компоновки при данном методе изоляции определяется шириной промежутка между изолированными областями:

$a = a_{пл} + 2k_1H$, где $a_{пл}$ — минимальный линейный размер в пленке SiO_2 ; H — глубина рельефа при глубинном травлении кремния (см. рис. 4.1.3, б); k_1 — коэффициент, учитывающий зависимость скорости травления от ориентации исходной пластины кремния. Для плоскости ориентации (111) $k_1 = 0,8 \dots 1,0$, для (100) $0 \dots 0,1$, для (110) $0,1 \dots 0,2$.




Рис. 4.1.3. Структуры подложки из поликристаллического кремния с изолированными «островками» монокристаллического кремния n -типа с помощью диэлектрика (а) и полупроводниковой пластины с вытравленными каналами (б) и эпитаксиально выращенным слоем поликристаллического кремния (в): 1 — монокристаллический кремний n -типа; 2 — изолирующая пленка SiO_2 ; 3 — поликристаллический кремний; 4 — заготовка из монокристаллического кремния n -типа; 5 — слой фоторезиста

При травлении пластины, ориентированной в плоскости (111), кремний растворяется практически с одинаковой скоростью как в вертикальном, так и в боковом направлении относительно поверхности пластины. В этом случае плотность компоновки при изоляции диэлектрической пленкой примерно такая же, как и при изоляции $p-n$ -переходами. Более высокая плотность компоновки получается на пластинах кремния, ориентированных в плоскостях (100) и (110).

Основные недостатки изоляции диэлектрической пленкой следующие:

— достаточно сложный технологический процесс, характеризующийся низким выходом годных пластин после операции сошлифовки монокристаллического кремния (причина — коробление пластин);

— ухудшение условий отвода тепла от элементов, сформированных в изолированных областях, так как тепловое сопротивление пленки окиси кремния примерно в 50 раз больше, чем кремния.

Применение объемной диэлектрической изоляции позволяет существенно уменьшить паразитные емкости в конструкциях микросхем (емкости между изолированными областями и монтажные емкости коммутационных проводников), что дает возможность более чем на порядок повысить быстродействие ИС. Характерные конструкции подложек с объемной диэлектрической изоляцией областей монокристаллического кремния показаны на рис. 4.1.4.




Рис. 4.1.4. Полупроводниковые структуры с объемной диэлектрической изоляцией: КВД (а) и КНД (б)

1 — «островки» монокристаллического кремния; 2 — диэлектрик подложки

Рис. 4.1.5. Комбинированная изоляция полупроводниковых областей: боковая изоляция с помощью толстого окисла (а), с помощью незаполненных (б) и заполненных поликристаллическим кремнием (в) V-каналов:

1 — изолированная n -область; 2 — изолирующий торцевой $p-n$ -переход; 3 — тонкий окисел (SiO_2); 4 — изолирующий толстый окисел; 5 — изолирующие воздушные каналы; 6 — изолирующие V-каналы, заполненные поликристаллическим кремнием

Они различаются расположением изолированных областей относительно поверхности диэлектрической подложки. В конструкции на рис. 4.1.4,а области монокристаллического кремния «утеплены» в диэлектрик. Лицевая поверхность изолированных областей кремния совпадает с поверхностью диэлектрической подложки. Это подложки типа КВД (кремний в диэлектрике). В качестве диэлектрика используются ситаллы и керамические цементы. В конструкции рис. 4.1.4,б изолированные области монокристаллического кремния расположены над несущей частью диэлектрической подложки. Это подложки типа КНД (кремний на диэлектрике). Если диэлектрическая подложка выполняется из сапфира, то используется условное название конструкции КНС (кремний на сапфире).

Диэлектрические подложки стойки к воздействию ионизирующего излучения, позволяют получить более высокие надежность и процент выхода годных ИС. Это объясняется тем, что при их применении существенно уменьшается площадь, занимаемая крем-

нием в кристалле ИС, и, следовательно, площадь соприкосновения металлической разводки с кремнием через изолирующую пленку SiO_2 . В пленке SiO_2 возможны дефекты в виде проколов, через которые образуются короткозамыкающие мостики металл — кремний.

Характерным недостатком рассмотренных конструкций подложек является наличие внутренних механических напряжений в кремнии из-за различия ТКЛР кремния и материала подложки. Внутренние напряжения способствуют формированию большого количества дефектов в монокристаллических изолированных областях.

Комбинированная изоляция. Комбинированные методы изоляции элементов ИС предусматривают совместное использование диэлектрической изоляции и изоляции $p-n$ -переходом. Обычно торцевая поверхность «островков» монокристаллического кремния изолируется от полупроводниковой подложки $p-n$ -переходом, а боковая — твердым диэлектриком или V-образными каналами, вытравливаемыми через фоторезистивную маску. Варианты конструкций подложек, в которых используются комбинированные методы изоляции, показаны на рис. 4.1.5.

В качестве твердого диэлектрика (рис. 4.1.5,а) используют толстый окисел кремния, получаемый термическим окислением кремния (изопланарный или эпитланарный процессы). Толщина изолирующего окисла должна быть несколько больше толщины эпитаксиального слоя. Такие пленки формируют при достаточно длительном (несколько часов) высокотемпературном окислении.

Поверхность изолирующих V-образных каналов покрывается пленкой окиси кремния. Внутренняя полость каналов остается свободной (рис. 4.1.5,б) или заполняется поликристаллическим кремнием для получения гладкой поверхности подложки (рис. 4.1.5,в). Последнее важно с точки зрения получения качественной коммутационной разводки. Анизотропное травление кремния позволяет получить достаточно узкие изолирующие области и соответственно высокий коэффициент компоновки ИС. Этот вид изоляции считается перспективным.

При применении комбинированной изоляции уменьшаются паразитные емкости изолированных областей на подложку и токи утечки по сравнению с изоляцией с помощью $p-n$ -переходов вследствие устранения $p-n$ -переходов в боковых участках карманов, кроме того, удается сохранить хорошие условия теплоотвода, характерные для изоляции с помощью $p-n$ -переходов, получить высокий коэффициент компоновки ИС.

§ 4.2. Физические процессы в диодах и биполярных транзисторах

Характеристики и электрические параметры диодов и транзисторов полупроводниковых ИС определяются электрофизически-

ми параметрами материалов и геометрическими размерами полупроводниковых областей. Связь между электрическими параметрами приборов, свойствами материалов и геометрическими размерами полупроводниковых областей находят в результате решения уравнений непрерывности для электронов и дырок и уравнения Пуассона при соответствующих граничных (краевых) и начальных условиях. Чтобы упростить изложение материала, в дальнейшем ограничимся одномерными моделями диодов и транзисторов. Для одномерных моделей диодов и транзисторов основные уравнения имеют следующий вид:

$$\frac{\partial n}{\partial t} = \frac{1}{q} \frac{\partial j_n}{\partial x} - \frac{n - n_0}{\tau_n}, \quad (4.2.1)$$

$$j_n = q \left(\mu_n n E + D_n \frac{\partial n}{\partial x} \right); \quad (4.2.2)$$

$$\frac{\partial p}{\partial t} = -\frac{1}{q} \frac{\partial j_p}{\partial x} - \frac{p - p_0}{\tau_p}, \quad (4.2.3)$$

$$j_p = q \left(\mu_p p E - D_p \frac{\partial p}{\partial x} \right); \quad (4.2.4)$$

$$j = j_n + j_p;$$

$$-\frac{\partial^2 \phi}{\partial x^2} = \frac{\partial E}{\partial x} = \frac{q}{\epsilon_0 \epsilon_{\text{II}}} (p + N_{\text{д}} - n - N_{\text{а}}).$$

Здесь n , p и n_0 , p_0 — концентрации электронов и дырок в неравновесном состоянии и в условиях термодинамического равновесия (n и p являются функциями координаты x и времени t); D_n , D_p — коэффициенты диффузии электронов и дырок; μ_n , μ_p — подвижности электронов и дырок; $\epsilon_0 \epsilon_{\text{II}}$ — абсолютная диэлектрическая проницаемость полупроводникового материала; ϕ — электрический потенциал; E — напряженность электрического поля; j , j_n , j_p — плотности полного тока, токов дырок и электронов; $N_{\text{д}}$, $N_{\text{а}}$ — концентрации примесных атомов доноров и акцепторов; τ_n , τ_p — время жизни электронов и дырок.

В результате подстановки (4.2.2) в (4.2.1) и (4.2.4) в (4.2.3) получим дифференциальные уравнения для неравновесных концентраций носителей в полупроводниковых структурах:

$$\frac{\partial n}{\partial t} = \mu_n \frac{\partial n}{\partial x} E + \mu_n n \frac{\partial E}{\partial x} + D_n \frac{\partial^2 n}{\partial x^2} - \frac{n - n_0}{\tau_n}; \quad (4.2.5)$$

$$\frac{\partial p}{\partial t} = -\mu_p \frac{\partial p}{\partial x} E - \mu_p p \frac{\partial E}{\partial x} + D_p \frac{\partial^2 p}{\partial x^2} - \frac{p - p_0}{\tau_p}. \quad (4.2.6)$$

Первые слагаемые этих уравнений учитываются при наличии в структурах неоднородных полупроводниковых областей, в которых имеются внутренние статические электрические поля, а вторые — при наличии объемных зарядов. В стационарном режиме левые части этих уравнений равны нулю.

Полупроводниковые структуры с $p-n$ -переходом. Диоды. Структуры, состоящие из полупроводниковых областей, разделен-

ных $p-n$ -переходом, широко используются в конструкциях диодов и биполярных транзисторов полупроводниковых ИС. Несколько характерных разновидностей таких структур показано на рис. 4.2.1. Связь между неравновесными и равновесными концентрациями неосновных носителей заряда на границах смещенных




Рис. 4.2.1. Полупроводниковые структуры с $p-n$ -переходом:
 а) $W_n \gg L_p$, $W_p \gg L_n$; б) $W_n \gg L_p$, $W_p \ll L_n$; в) $W_n \ll L_p$, $W_p \gg L_n$; г) структура с неоднородной n^+ -областью, $W_p \gg L_n$

$p-n$ -переходов (краевые условия первого рода) при $x=0$ и $x=-h_n$ устанавливается с помощью уравнения Больцмана:

$$n_p(0) = n_{p0} \exp(U/\varphi_n), \quad (4.2.7)$$

$$\Delta n_p(0) = n_p(0) - n_{p0} = n_{p0} [\exp(U/\varphi_n) - 1]; \quad (4.2.8)$$

$$p_n(-h_n) = p_{n0} \exp(U/\varphi_p), \quad (4.2.9)$$

$$\Delta p_n(-h_n) = p_n(-h_n) - p_{n0} = p_{n0} [\exp(U/\varphi_p) - 1], \quad (4.2.10)$$

где U — напряжение смещения $p-n$ -переходов (берется со знаком «+» для прямосмещенных и со знаком «-» для обратносмещенных переходов); $\varphi_n = kT/q$ — тепловой потенциал (k — постоянная Больцмана; T — абсолютная температура).

Условия на границах раздела полупроводник — металлический контакт зависят от уровней легирования полупроводниковых материалов у контактов. Для контактов рекомбинационного типа вводятся граничные условия в форме

$$j_{p\Gamma K} = -q D_p \frac{\partial p}{\partial x} \Big|_{\Gamma K} = q s_{\text{рек } p} \Delta p_{\Gamma K}; \quad (4.2.11)$$

$$j_{n\Gamma K} = q D_n \frac{\partial n}{\partial x} \Big|_{\Gamma K} = q s_{\text{рек } n} \Delta n_{\Gamma K}, \quad (4.2.12)$$

где $j_{p\Gamma K}$, $j_{n\Gamma K}$ — нормальные составляющие плотностей дырочного и электронного токов на границе с контактом; $\Delta p_{\Gamma K}$, $\Delta n_{\Gamma K}$ — кон-

центрации избыточных дырок и электронов на границе; $s_{\text{рек } p}$, $s_{\text{рек } n}$ — скорости поверхностной рекомбинации на границе раздела полупроводник — металл ($0 \leq s_{\text{рек } n}$, $s_{\text{рек } p} \leq \infty$). Качественные омические контакты характеризуются значениями $s_{\text{рек } p}$, $s_{\text{рек } n} \rightarrow \infty$, следовательно, при любых значениях токов через такие контакты

$$\Delta p_{\Gamma K} = (p_n - p_{n0})_{\Gamma K} \approx 0; \quad \Delta n_{\Gamma K} = (n_p - n_{p0})_{\Gamma K} \approx 0. \quad (4.2.13)$$

В кремниевых ИС для образования омических контактов широко применяется алюминий, который наносят на поверхность кремния вакуумным испарением. После термической операции вжигания алюминий растворяется в приповерхностных областях кремния, образуя акцепторные примеси, поэтому алюминий с кремнием p -типа имеет хороший омический контакт. Для обеспечения омического контакта с кремнием n -типа его приповерхностная область должна быть сильно легирована донорными примесями, которые компенсируют акцепторные примеси, образующиеся в результате растворения алюминия. Контакт металл- n^+ -полупроводник характеризуется очень узким потенциальным барьером, сквозь который достаточно легко туннелируют электроны.

Модель, изображенная на рис. 4.2.1, а имеет следующие особенности: однородное легирование полупроводниковых областей; контакты омические, толщины полупроводниковых областей W_n и W_p значительно больше диффузионных длин неосновных носителей L_p и L_n (L_p — диффузионная длина дырок в n -области, L_n — диффузионная длина электронов в p -области). Найдем выражения для токов прямо смещенной структуры при низком уровне инжекции. Это допущение позволяет пренебречь дрейфовыми составляющими токов в n - и p -областях структуры, так как падения напряжений на объемных сопротивлениях этих областей малы и соответственно $E \approx 0$. Решения уравнений (4.2.5), (4.2.6) в стационарном режиме при граничных условиях (4.2.7) — (4.2.10), (4.2.13) имеют вид:

$$\text{при} \quad 0 \leq x \leq x_{kp} = W_p$$

$$\Delta n_p(x) = n_{p0} (e^{U/\varphi_n} - 1) e^{-x/L_n}; \quad (4.2.14)$$

$$\text{при} \quad -x_{kn} \leq x \leq -h_n$$

$$\Delta p_n(x) = p_{n0} (e^{U/\varphi_p} - 1) e^{(x+h_n)/L_p}, \quad (4.2.15)$$

где x_{kn} , x_{kp} — координаты контактов.

Плотности дырочного и электронного токов на границах $p-n$ -перехода определяются из уравнений (4.2.2), (4.2.4) при принятых выше допущениях:

$$j_p \Big|_{x=-h_n} = -q D_p \frac{\partial p_n}{\partial x} \Big|_{x=-h_n} = -j_{sp} (e^{U/\varphi_n} - 1), \quad (4.2.16)$$

$$j_n \Big|_{x=0} = q D_n \frac{\partial n_p}{\partial x} \Big|_{x=0} = -j_{sn} (e^{U/\varphi_p} - 1), \quad (4.2.17)$$

где $j_{sp} = qD_p p_{n0}/L_p = qD_p n^2_i/N_d L_p$; $j_{sn} = qD_n n_{p0}/L_n = qD_n n^2_i/N_a L_n$ — плотности дырочного и электронного токов насыщения; n_i — собственная концентрация носителей заряда. Полный ток p — n -перехода площадью S_d

$$I = I_n + I_p = S_d j_s (e^{U/\varphi_T} - 1), \quad (4.2.18)$$

где $j_s = j_{sn} + j_{sp}$ — полная плотность тока насыщения p — n -перехода.

В рассматриваемой одномерной модели дырочный и электронный токи практически равны токам рекомбинации неосновных носителей в объеме полупроводниковых областей диода. Действительно,

$$I_{p \text{ рек}} = \int_{V_n} \frac{dQ_p}{\tau_p} = \frac{q S_d}{\tau_p} \int_{-x_{kn}}^{-h_n} \Delta p_n(x) dx = \frac{Q_p}{\tau_p} = \frac{S_d q D_p \Delta p_n(-h_n)}{L_p} = S_d j_{sp} (e^{U/\varphi_T} - 1); \quad (4.2.19)$$

$$I_{n \text{ рек}} = \int_{V_p} \frac{dQ_n}{\tau_n} = \frac{q S_d}{\tau_n} \int_0^{x_{kp}} \Delta n_p(x) dx = \frac{Q_n}{\tau_n} = \frac{S_d q D_n \Delta n_p(0)}{L_n} = S_d j_{sn} (e^{U/\varphi_T} - 1). \quad (4.2.20)$$

Здесь dQ_p , dQ_n — заряды неосновных носителей в элементарном объеме $dV = S_d dx$; Q_p , Q_n — полные заряды неосновных носителей в объемах полупроводниковых областей.

Из (4.2.14), (4.2.15) видно, что, изменяя свойства материалов полупроводниковых областей, можно изменять соотношение между дырочным и электронным токами p — n -перехода. При этом необходимо иметь в виду, что диффузионные длины неосновных носителей заряда при высоких уровнях легирования полупроводниковых областей зависят от концентраций примесных атомов.

Модель рис. 4.2.1,б отличается от модели рис. 4.2.1,а тем, что толщина области p значительно меньше диффузионной длины электронов, т. е. $W_p \ll L_n$. В этом случае распределение избыточной концентрации электронов в p -области $\Delta n_p(x)$ близко к линейному:

$$\Delta n_p(x) \approx \Delta n_p(0) (1 - x/W_p). \quad (4.2.21)$$

Диффузионная составляющая электронного тока перехода и электронный ток, вызванный рекомбинацией электронов в объеме p -области, определяются следующими выражениями:

$$I_n = q D_n \left. \frac{\partial n_p}{\partial x} \right|_{x=0} S_d \approx \frac{q D_n S_d \Delta n_p(0)}{W_p} = q D_n S_d \frac{n_{p0}}{W_p} (e^{U/\varphi_T} - 1) = q D_n S_d \frac{n^2_i}{N_a W_p} (e^{U/\varphi_T} - 1); \quad (4.2.22)$$

$$I_{n \text{ рек}} = \frac{Q_n}{\tau_n} = \frac{q S_d \Delta n_p(0)}{\tau_n} \int_0^W \left(1 - \frac{x}{W_p}\right) dx = \frac{q S_d \Delta n_p(0) W_p}{2 \tau_n} = \frac{q S_d D_n \Delta n_p(0)}{W_p} \left(\frac{W_p}{L_n}\right)^2. \quad (4.2.23)$$

Из выражений (4.2.22), (4.2.23) видно, что рекомбинационный ток в объеме p -области значительно меньше диффузионного при $W_p/L_n \ll 1$.

В полупроводниковых приборах широко используются неоднородные полупроводниковые области одного типа проводимости. На рис. 4.2.1,в для примера приведена модель структуры с резким n^+ — n -переходом. Свойства структуры с длинной n -областью ($W_n \gg L_p$) не отличаются от свойств вышерассмотренных структур с однородными полупроводниковыми областями. Так как $W_n \gg \gg L_p$, то на длине W_n рекомбинируют практически все дырки, инжектированные в n -область при прямом смещении структуры, а через n^+ — n -переход протекают только основные носители заряда (электроны). Металлы с n^+ -областью образуют качественный омический контакт, а n^+ — n -переход имеет невысокий потенциальный барьер

$$\varphi_{k0}^+ = \varphi_T \ln(n_{n0}^+/n_{n0}) = \varphi_T \ln(N_d^+/N_d), \quad (4.2.24)$$

снижающийся при прямом смещении структуры (при $N_d^+ = 10^{21} \text{ см}^{-3}$, $N_d = 10^{17} \text{ см}^{-3}$, $\varphi_{k0}^+ \approx 0,25 \text{ В}$).

Рассмотрим особенности диодной структуры с резким n^+ — n -переходом и короткой n -областью ($W_n \leq L_p$). При прямом смещении структуры инжектированные p — n -переходом дырки в результате диффузии распространяются по n -области, попадают в область n^+ — n -перехода, преодолевают невысокий потенциальный барьер этого перехода и полностью рекомбинируют в n^+ -области, характеризующейся малым временем жизни τ_p^+ и соответственно малой диффузионной длиной L_p^+ . Ток рекомбинации дырок в n^+ -области может быть определен по формуле аналогичной (3.2.19):

$$I_{p \text{ рек}}^+ = \frac{Q_p^+}{\tau_p^+} = \frac{S_d q \Delta p_{ng}^+ D_p^+}{L_p^+} \approx \frac{S_d q p_{ng}^+ D_p^+}{L_p^+}. \quad (4.2.25)$$

Выразим концентрацию дырок на границе n^+ — n -перехода со стороны n^+ -области p_{ng}^+ через концентрацию дырок на границе n^+ — n -перехода со стороны n -области p_{ng} . В равновесном состоянии концентрации неосновных и основных носителей заряда на границах n^+ — n -области связаны соотношением

$$p_{n0}/p_{n0}^+ = e^{\varphi_{k0}^+/\varphi_T} = n_{n0}^+/n_{n0} = N_d^+/N_d.$$

В квазиравновесном состоянии при низких уровнях инжекции ($\Delta p_n \approx \Delta n_n \ll n_{n0} = N_d$; $\Delta p_n^+ \approx \Delta n_n^+ \ll n_{n0}^+ = N_d^+$) наблюдается не-

значительное снижение потенциального барьера $n^+ - n$ -перехода, так как справедливо соотношение

$$p_{nr}/p_{nr}^+ = e^{\varphi_k^+/\varphi_T} = n_{nr}^+/n_{nr} \approx N_d^+/N_d, \quad (4.2.26)$$

где φ_k^+ — величина потенциального барьера $n^+ - n$ -перехода в квазиравновесном состоянии. Из (4.2.25) и (4.2.26) получим

$$I_{p \text{ рек}}^+ = q S_d p_{nr} \frac{D_p^+ N_d}{L_p^+ N_d^+} = q S_d p_{nr} v_{n^+}, \quad (4.2.27)$$

где $v_{n^+} = D_p^+ N_d / (L_p^+ N_d^+)$ — эффективная скорость утечки неосновных носителей (дырок) через $n^+ - n$ -переход. При $N_d^+ \gg N_d$ $v_{n^+} \rightarrow 0$, следовательно, дырочный ток через $n^+ - n$ -переход мал и, следовательно, мал градиент концентрации дырок в n -области, определяющий величину дырочного тока (см. рис. 4.2.1, в). Концентрация дырок p_{nr} незначительно отличается от концентрации дырок на границе инжектирующего $p - n$ -перехода $p_n(-h_n) = p_{n0} \exp(U/\varphi_T)$. Рассматриваемый $n^+ - n$ -переход называется отражающим в отличие от поглощающего (рекомбинационного) перехода металл — полупроводник, для которого $p_{nrk} \approx p_{n0}$.

В диодной структуре с отражающим $n^+ - n$ -переходом ток дырок через $p - n$ -переход практически полностью определяется током рекомбинации в объеме n -области:

$$I_p \approx I_{p \text{ рек}} = \frac{Q_p}{\tau_p} = \frac{S_d q \Delta p_n(-h_n) W_n}{\tau_p} = \frac{S_d q \Delta p_n(-h_n) D_p}{L_p} \left(\frac{W_n}{L_p} \right). \quad (4.2.28)$$

Сравнение диодных структур с длинной и короткой базами показывает, что при одном и том же напряжении на $p - n$ -переходе дырочный ток и заряд неосновных носителей у структуры с короткой базой в W_n/L_p раз меньше, чем у структуры с длинной базой. Последнее необходимо учитывать при конструировании быстродействующих диодов, так как время переключения диодов определяется временем рассасывания неосновных носителей, накопленных в полупроводниковых областях.

Применение неоднородных полупроводниковых областей позволяет формировать диодные структуры с резко различающимися электронным и дырочным токами. В рассматриваемом примере

$$\frac{I_p}{I_n} = \frac{p_{n0} D_p L_n W_n}{n_{p0} D_n L_p L_p} = \frac{N_a D_p L_n W_n}{N_d D_n L_p L_p}. \quad (4.2.29)$$

При $p_{p0} \approx N_a \ll n_{n0} = N_d$ отношение токов I_p/I_n мало. Ток $p - n$ -перехода практически полностью определяется электронной составляющей. Рассмотренная диодная структура с $n^+ - n$ -областью характеризуется также повышенным обратным пробивным напряжением $U_{проб}$, которое увеличивается с уменьшением концентрации примесей материалов, образующих $p - n$ -переход.

В диодной структуре рис. 4.2.1, г используется неоднородная полупроводниковая n -область с достаточным плавным изменением концентрации атомов легирующей примеси. Такое распределение получается, например, при формировании $p - n$ -перехода диффузией. В неоднородной области существует встроенное электрическое поле, обусловленное неравномерным распределением концентрации ионизированных атомов примеси. Дырочный ток в n -области определяется диффузионной и дрейфовой составляющими в соответствии с уравнением (4.2.4). При тормозящем встроенном электрическом поле дырочная составляющая тока $p - n$ -перехода уменьшается по сравнению с вариантом однородно легированной n -области. Тормозящее поле в n -области, сформированной диффузией, приводит к накоплению дырок у границы $p - n$ -перехода, где происходит достаточно эффективная их рекомбинация с электронами. В [10] получено приближенное выражение для дырочного тока диффузионного $p - n$ -перехода

$$I_p \Big|_{x=-h_n} = S_d q p_{n0} (-h_n) \frac{L_d}{\tau_p} (e^{U/\varphi_T} - 1), \quad (4.2.30)$$

где L_d — характеристическая длина в распределении доноров $N_d(x) \approx N_d(x = -x_1) \exp[-(x - |x_1|)/L_d]$ при $-x_1 \leq x \leq -h_n$. Выражение (4.2.30) по форме подобно выражению (4.2.28). Отличие заключается в том, что вместо W_n используется $L_d \approx 0,1$ мкм. Диодные структуры, сформированные диффузией атомов примеси в однородную подложку, характеризуются явно выраженными асимметричными инжектирующими свойствами. В рассматриваемой структуре коэффициент инжекции электронов $\gamma_n = I_n / (I_n + I_p) = 1 / (1 + I_p/I_n)$ незначительно отличается от единицы.

Полупроводниковый $p - n$ -переход характеризуется барьерной емкостью, которая зависит от напряжения смещения U :

$$C(U) = C_0(U) S_d = \frac{C_0(0) S_d}{(1 + U/\varphi_k)^m}, \quad (4.2.31)$$

где $C_0(U)$ — удельная барьерная емкость $p - n$ -перехода при напряжении смещения U ; $C_0(0)$ — удельная барьерная емкость $p - n$ -перехода при $U=0$; $\varphi_k = \varphi_T \ln(n_{n0} p_{p0} / n_i^2)$ — контактная разность потенциалов; m — показатель, определяемый конструктивно-технологическими особенностями переходов ($m=1/2$ для резкого перехода, $m=1/3$ для плавного).

Удельные емкости резкого и плавного переходов при $U=0$ определяются по известным выражениям

$$C_0(0) = \left[\frac{\epsilon_0 \epsilon_n q}{2 |\varphi_k|} \left(\frac{N_a N_d}{N_a + N_d} \right) \right]^{1/2}; \quad (4.2.32)$$

$$C_0(0) = \left[\frac{(\epsilon_0 \epsilon_n)^2 q A_T}{12 |\varphi_k|} \right]^{1/3}, \quad (4.2.33)$$

где A_T — градиент концентрации результирующей примеси у металлургической границы плавного $p - n$ -перехода.

Быстродействие диода на основе $p-n$ -перехода в основном определяется временем восстановления состояния диода при его переключении из прямого направления в обратное. При малой площади $p-n$ -перехода влияние барьерной емкости на длительность процесса переключения невелико. Время восстановления диода определяется временем рассасывания неосновных носителей, накопленных в объемах p - и n -областей. На рис. 4.2.2 показаны гра-




Рис. 4.2.2. Схема включения диода (а) и графики изменения напряжения источника сигнала (б), тока через диод (в) и концентрации неосновных носителей в диодной структуре (г) при переключении диода из прямого направления в обратное

фик изменения тока через диод при изменении полярности напряжения источника питания и примерная картина распределения концентрации неосновных носителей в несимметричной диодной структуре ($n_{n0} \gg p_{p0}$) в различные моменты времени после переключения. Время $t=0$ соответствует моменту переключения. При изменении полярности приложенного напряжения происходит рассасывание заряда неосновных носителей, накопленного в объеме p -области. Пока $\Delta n_p(0) > 0$, переход смещен в прямом направлении и на нем действует послепижекционная ЭДС

$$U_{p-n} = \Phi_T \ln [\Delta n_p(0)/n_{p0} - 1].$$

Электроны переносятся из p -области в n^+ -область в результате диффузии в объеме полупроводника p -типа и дрейфа внутри перехода. При этом ток диода равен

$$I_{обр} = I_2 = (U_{вх2} - U_{p-n})R,$$

где R — внешнее сопротивление электрической цепи. На графике $I_d(t)$ существует «полочка» неизменного тока. После того как $\Delta n_p(0)$ станет равным нулю, ток через переход начнет уменьшаться. При этом ток определяется скоростью переноса носителей из объема p -области.

В стационарном состоянии ток диода равен току насыщения $p-n$ -перехода. Время восстановления диодов при переключениях зависит от зарядов неосновных носителей Q_n и Q_p , накопленных в областях диодной структуры при прямом включении, и времен жизни этих носителей τ_n и τ_p . Величины зарядов в свою очередь зависят от уровня инжекции, объемов полупроводниковых обла-

стей и особенностей диодных структур, рассмотренных выше (тип контакта, расстояние от $p-n$ -перехода до контакта рекомбинационного или отражающего типа, уровень легирования и закон распределения атомов примеси).

Биполярные транзисторы. В полупроводниковых ИС наиболее широко используются биполярные $n-p-n$ -транзисторы.

Структура. Типовая структура такого транзистора, изолированного от подложки обратносмещенным $p-n$ -переходом, показана на рис. 4.2.3. Характерной особенностью транзисторов является их





Рис. 4.2.3. Структура планарного биполярного транзистора

планарная конструкция: все полупроводниковые области транзисторной структуры формируются в приповерхностном слое полупроводникового кристалла на глубине 5...20 мкм. Выводы от эмиттера, коллектора и базы выносят на поверхность кристалла. Для образования омического контакта со слаболегированной n -областью коллектора используют сильнолегированную приконтактную n^+ -область. Области эмиттерного и коллекторного $p-n$ -переходов, выходящие на поверхность кристалла, защищены от внешних воздействий пленкой SiO_2 . Для изоляции транзисторов от подложки применяют также диэлектрические пленки.

Рассматриваемую структуру биполярного транзистора можно расчленить на ряд зон: I — активная область базы (ба), расположенная непосредственно под эмиттером; II — область пассивной базы (бп), которая необходима для формирования базового контакта; III — периферийная область коллектора. В активной зоне поперечного транзистора носители заряда переносятся от эмиттера к коллектору в направлении, перпендикулярном поверхности кристалла. Транзистор с такой структурой будем называть вертикальным или поперечным. Если ширина базы значительно меньше линейных размеров эмиттера, то активную область транзистора можно представить в виде идеализированной одномерной модели (рис. 4.2.4).

В полупроводниковых ИС применяют диффузионные транзисторы с однородно легированной базой и дрейфовые транзисторы с неоднородно легированной базой. Для формирования однородной базы используют тонкие эпитаксиальные слои. Распределение концентраций атомов примесей в планарном диффузионном n^+p-n -транзисторе с однородно легированными полупроводниковы-

ми областями показано на рис. 4.2.5. Несимметричная структура эмиттерного $p-n$ -перехода обеспечивает высокую эффективность эмиттера как инжектора электронов. Неоднородно легированная база получается при формировании транзисторов с помощью двух диффузий. При неравномерном распределении концентраций атомов примесей (рис. 4.2.6) в неоднородной базе дрейфового n^+-p-n -транзистора образуется встроенное электрическое поле, сильно влияющее на усилительные свойства и быстрдействие дрейфового транзистора.



Биполярный транзистор работает в трех режимах: режим отсечки, активный режим, режим насыщения.

Рис. 4.2.4. Одномерная модель активной зоны биполярного транзистора

а — схема включения при работе в нормальном активном режиме; б — распределение концентраций неравновесных неосновных носителей в областях базы $\Delta n_p(x)$ и эмиттера $\Delta p_n(x)$; в — энергетическая диаграмма при термодинамическом равновесии (---) и нормальном включении (—)

Режим отсечки. В этом случае оба перехода транзистора заперты, так как на них подано обратное смещение. Кремниевые транзисторы надежно заперты и в том случае, когда напряжение смещения эмиттерного $p-n$ -перехода $U_{эб}$, равно нулю.

Активный режим. В этом режиме эмиттерный $p-n$ -переход смещен в прямом направлении, а коллекторный — в обратном (см. рис. 4.2.4.а). Неосновные носители заряда (электроны в n^+-p-n -транзисторе), инжектированные эмиттером, переносятся от эмиттера к коллектору с помощью диффузии в однородной базе и дрейфа в неоднородной базе. В объеме базы происходит рекомбинация неосновных и основных носителей. При тонкой базе ($W_b \ll L_n$) большая часть неосновных носителей, инжектированных эмиттером, доходит до границы коллекторного перехода и ускоряющим полем этого перехода переносится в область коллектора, образуя поток основных носителей.

Законы распределения концентраций неосновных носителей зарядов в однородно легированных ($E=0$) базовой и эмиттерной областях в стационарном режиме (рис. 4.2.4.б) находятся в результате решения уравнений (4.2.5) — (4.2.6) при следующих гра-

ничных условиях для концентраций неосновных носителей в областях базы и эмиттера соответственно:

$$\Delta n_p(0) = n_{p0} (e^{U_{эб}/\varphi_T} - 1), \quad (4.2.34)$$

$$\Delta n_p(W_b) = n_{p0} (e^{-U_{кб}/\varphi_T} - 1) \approx 0; \quad (4.2.35)$$

$$\Delta p_n(-h_{эп}) = p_{n0} (e^{U_{эб}/\varphi_T} - 1), \quad (4.2.36)$$

$$\Delta p_n(-x_{эп}) \approx 0. \quad (4.2.37)$$

При малых толщинах базы ($W_b \ll L_n$) распределение концентрации неравновесных неосновных носителей заряда (электронов) в




Рис. 4.2.5. Структура и распределение концентраций атомов примесей (а, б), основных и неосновных носителей заряда в условиях термодинамического равновесия (б) в диффузионном транзисторе с однородно легированными областями

Рис. 4.2.6. Распределения концентраций атомов примесей (а, б), основных и неосновных носителей заряда в условиях термодинамического равновесия (а) в дрейфовом транзисторе

базе близко к линейному:

$$\Delta n_{pa}(x) \approx \Delta n_p(0) (1 - x/W_6). \quad (4.2.38)$$

Здесь и в дальнейшем индекс «а» обозначает, что определяемый параметр относится к активной области транзистора, представленной в виде модели на рис. 4.2.4,а.

Электронный ток эмиттерного перехода

$$I_{эна} = S_{эа} q D_{nb} \left. \frac{\partial n_{pa}(x)}{\partial x} \right|_{x=0} \approx \frac{S_{эа} q D_{nb} \Delta n_{pa}(0)}{W_6} = S_{эа} \frac{q D_{nb} n_{p0}}{W_6} (e^{U_{ЭБ}/\varphi_T} - 1) = S_{эа} \frac{q D_{nb} n^2_i}{N_{a6} W_6} (e^{U_{ЭБ}/\varphi_T} - 1), \quad (4.2.39)$$

где N_{a6} — концентрация атомов акцепторной примеси в области базы, W_6 — толщина базы.

Дырочный ток эмиттера при экспоненциальном распределении неравновесной концентрации дырок в однородно легированной n^+ -области ($W_6 > L_p$) получим с учетом соотношения (4.2.16)

$$I_{эра} = S_{эа} \frac{q D_{pэ} n^2_i}{N_{дэ} L_{pэ}} (e^{U_{ЭБ}/\varphi_T} - 1), \quad (4.2.40)$$

где $N_{дэ}$, $L_{pэ}$ — концентрация атомов донорной примеси и диффузионная длина дырок в области эмиттера соответственно.

Полный ток эмиттера

$$I_{эа} = I_{эна} + I_{эра} = S_{эа} \frac{q D_{nb} n^2_i}{N_{a6} W_6} \left(1 + \frac{D_{pэ} N_{a6} W_6}{D_{nb} N_{дэ} L_{pэ}} \right) (e^{U_{ЭБ}/\varphi_T} - 1). \quad (4.2.41)$$

Эффективность эмиттера как инжектора неосновных носителей в базу транзистора определяется коэффициентом инжекции

$$\gamma_{эа} = \frac{I_{эна}}{I_{эа}} = \left(1 + \frac{D_{pэ} N_{a6} W_6}{D_{nb} N_{дэ} L_{pэ}} \right)^{-1} = \left(1 + \frac{\rho_{Vn} + W_6}{\rho_{Vp} L_{pэ}} \right)^{-1}, \quad (4.2.42)$$

где ρ_{Vn}^+ , ρ_{Vp} — удельные объемные сопротивления материалов эмиттера и базы соответственно. Из выражения (4.2.42) видно, что эффективность эмиттера возрастает при уменьшении отношения $N_{a6} W_6 / (N_{дэ} L_{pэ})$, которое обеспечивается ярко выраженной асимметрией эмиттерного p - n -перехода ($N_{a6}/N_{дэ} \ll 1$ или $\rho_{Vn}^+/\rho_{Vp} \ll 1$) и малой толщиной базы W_6 ($W_6/L_{pэ} < 1$).

Ток объемной рекомбинации в базе

$$I_{рек\ v}^{ба} = \frac{Q_{n\ ба}}{\tau_{nb}} = S_{эа} \frac{q}{\tau_{nb}} \int_0^{W_6} \Delta n_{pa}(x) dx = \frac{S_{эа} q \Delta n_p(0) W_6}{2 \tau_{nb}} - \frac{S_{эа} q n^2_i W_6}{2 N_{a6} \tau_{nb}} (e^{U_{ЭБ}/\varphi_T} - 1). \quad (4.2.43)$$

Ток коллектора транзистора определяется той частью инжектированных электронов, которая попадает в область коллекторного p - n -перехода:

$$I_{ка} = I_{кна} = I_{эна} - I_{рек\ v}^{ба} = I_{эна} (1 - I_{рек\ v}^{ба} / I_{эна}).$$

Для идеализированной модели транзистора, в которой не учитываются рекомбинационные токи в объеме и на поверхности пассивной области базы, коэффициент переноса неосновных носителей через область активной базы

$$\beta_{ба} = I_{ка} / I_{эна} = 1 - I_{рек\ v}^{ба} / I_{эна} = 1 - 1/2 (W_6/L_{nb})^2. \quad (4.2.44)$$

Из выражения (4.2.44) видно, что эффективность переноса неосновных носителей через область активной базы увеличивается при уменьшении отношения W_6/L_{nb} . В современных транзисторах с тонкой базой ($W_6 \approx 0,5 \dots 2$ мкм) $W_6/L_{nb} \ll 1$.

В полной модели транзистора (рис. 4.2.7) показаны составляющие токов как в активной, так и в пассивной области базы, а так-




Рис. 4.2.7. Модель биполярного n - p - n -транзистора с составляющими диффузионных и рекомбинационных токов при нормальном включении

же токи рекомбинации в объеме и на поверхности области пространственного заряда (ОПЗ) эмиттерного перехода. Поток электронов, инжектированных боковой областью эмиттера в область пассивной базы, определяет электронную составляющую тока эмиттера $I_{эпн}$. Эти электроны практически полностью рекомбинируют с дырками в объеме и на поверхности пассивной области базы. Таким образом,

$$I_{эпн} \approx I_{рек\ v}^{ба} + I_{рек\ s}^{ба} = I_{рек}^{ба},$$

где $I_{рек\ v}^{ба}$, $I_{рек\ s}^{ба}$ — токи рекомбинации в объеме и на поверхности пассивной базы соответственно. Для снижения этих токов необходимо уменьшать объем и поверхность пассивной базы, применять специальные технологические процессы, способствующие сни-

жению скорости поверхностной рекомбинации на границе раздела кремний — окисел.

Полный дырочный ток эмиттера определяется суммой токов, обусловленных инжекцией дырок торцевой (активная зона) и боковой (пассивная зона) областями эмиттерного перехода:

$$I_{\Delta p} = I_{\Delta p a} + I_{\Delta p n}$$

Полный ток базы транзистора

$$I_{\text{б}} = I_{\text{рек} \nu}^{\text{ба}} + I_{\text{рек} \nu}^{\text{п}} + I_{\text{рек} s}^{\text{п}} + I_{\text{рек} \nu}^{\text{ОПЗ}} + I_{\text{рек} s}^{\text{ОПЗ}} + I_{\Delta p a} + I_{\Delta p n} = I_{\text{рек} \nu}^{\text{ба}} + I_{\text{рек} \nu}^{\text{п}} + I_{\text{рек}}^{\text{ОПЗ}} + I_{\Delta p}$$

где $I_{\text{рек} \nu}^{\text{ОПЗ}}$, $I_{\text{рек} s}^{\text{ОПЗ}}$ — рекомбинационные токи в объеме и на поверхности ОПЗ соответственно. Эти токи зависят от размеров ОПЗ, времени жизни неравновесных носителей в объеме и скорости поверхностной рекомбинации на поверхности ОПЗ, граничащей с пленкой окисла кремния. Для уменьшения скорости поверхностной рекомбинации применяют специальные технологические операции (отжиг в различных газообразных средах, пассивация фосфоросиликатным стеклом и др.).

Соотношения между токами транзистора определяются интегральными коэффициентом передачи тока эмиттера $\alpha = I_{\text{к}}/I_{\Delta} = \beta_{\Delta} \beta_{\text{б}}$ и коэффициентом усиления тока базы $h_{21\Delta} = B_{\text{ст}} = I_{\text{к}}/I_{\text{б}}$. Учитывая, что $I_{\text{к}} \approx I_{\Delta n a}$, выражение для $B_{\text{ст}}$ можно представить в виде

$$B_{\text{ст}} = \left[\frac{I_{\Delta p a}}{I_{\Delta n a}} + \frac{I_{\text{рек} \nu}^{\text{ба}}}{I_{\Delta n a}} + \frac{I_{\Delta p n} + I_{\text{рек} \nu}^{\text{п}} + I_{\text{рек}}^{\text{ОПЗ}}}{I_{\Delta n a}} \right]^{-1} \quad (4.2.45)$$

Из выражений (4.2.45), (4.2.39), (4.2.40), (4.2.43) следует

$$B_{\text{ст}} = \left[\frac{D_{\Delta p}}{D_{n \text{б}}} \cdot \frac{N_{a \text{б}}}{N_{d \Delta}} \cdot \frac{W_{\text{б}}}{L_{p \Delta}} + \frac{1}{2} \left(\frac{W_{\text{б}}}{L_{n \text{б}}} \right)^2 + \frac{I_{\Delta p n} + I_{\text{рек} \nu}^{\text{п}} + I_{\text{рек}}^{\text{ОПЗ}}}{I_{\Delta n a}} \right]^{-1} \quad (4.2.46)$$

Это выражение в наглядной форме позволяет оценить влияние составляющих токов пассивной базы, протекающих через боковую область эмиттерного перехода и токов рекомбинации в ОПЗ на величину $B_{\text{ст}}$. Токи рекомбинации в ОПЗ $I_{\text{рек}}^{\text{ОПЗ}}$ сравнимы с током $I_{\Delta n a}$ при работе транзистора в микрорежиме.

В дрейфовом транзисторе с неоднородно легированной базой (рис. 4.2.6) закон распределения концентрации акцепторной примеси близок к экспоненциальному: $N_{a \text{б}}(x) \approx N_{a \text{б}}(0) \exp(-x/L_a)$ при $0 \leq x \leq W_{\text{б}}$, где $L_a = W_{\text{б}}/\ln[N_{a \text{б}}(0)/N_{a \text{б}}(W_{\text{б}})]$, $N_{a \text{б}}(0)$, $N_{a \text{б}}(W_{\text{б}})$ — концентрации атомов акцепторной примеси при $x=0$ и $x=W_{\text{б}}$ соответственно. В плавном коллекторном переходе можно принять $N_{a \text{б}}(W_{\text{б}}) \approx N_{d \text{к}}$, где $N_{d \text{к}}$ — концентрация атомов донорной примеси в коллекторе. Электронная составляющая тока эмиттера определяется выражением [10]

$$I_{\Delta n a} \approx S_{\Delta a} \frac{q D_{n \text{б}}(0) n_i^2}{N_{a \text{б}}(0) W_{\text{б}}} \left(\frac{W_{\text{б}}}{L_a} \right) \left(e^{U_{\Delta \text{б}}/\varphi_{\text{т}}} - 1 \right) \quad (4.2.47)$$

Из этого выражения видно, что неравномерное легирование базы транзистора способствует повышению эмиттерного тока в $W_{\text{б}}/L_a$ раз по сравнению с эмиттерным током диффузионного транзистора при прочих равных условиях. Во столько же раз увеличивается ток коллектора, так как $I_{\text{к}} \approx I_{\Delta n a}$.

При определении коэффициента инжекции эмиттерного перехода дрейфового транзистора учитывается влияние статического электрического поля в области неоднородно легированного эмиттера на поток дырок, инжектированных из области базы. Эмиттерный переход при небольших положительных смещениях можно считать линейным и полагать $N_{d \Delta}(-h_{\Delta \text{п}}) \approx N_{a \text{б}}(0)$, где $N_{d \Delta}(-h_{\Delta \text{п}})$ — концентрация атомов донорной примеси в области эмиттера при $x = -h_{\Delta \text{п}}$. С учетом этого замечания и выражений (4.2.30), (4.2.47) определим коэффициент инжекции эмиттера дрейфового транзистора:

$$\gamma_{\Delta a} = \left(1 + \frac{I_{\Delta p a}}{I_{\Delta n a}} \right)^{-1} \approx 1 - \frac{I_{\Delta p a}}{I_{\Delta n a}} \approx 1 - \frac{L_d L_a}{\tau_{p \Delta} D_{n \text{б}}(0)}$$

где L_d — характеристическая длина в распределении доноров в эмиттерной области; $\tau_{p \Delta}$ — время жизни дырок в эмиттере. Эффективность эмиттера возрастает при уменьшении характеристических длин в распределениях акцепторов L_a и доноров L_d , т. е. при увеличении ускоряющего электрического поля в базе $E_{\text{б}} \approx \varphi_{\text{т}}/L_a$ и тормозящего поля в эмиттере $E_{\Delta} \approx \varphi_{\text{т}}/L_d$.

Коэффициент переноса электронов в базе дрейфового транзистора [10]

$$\beta_{\text{ба}} \approx 1 - \frac{W_{\text{б}} L_a}{L_{n \text{б}}^2(0)} = 1 - \left[\frac{W_{\text{б}}}{L_{n \text{б}}(0)} \right]^2 \left[\ln \frac{N_{a \text{б}}(0)}{N_{a \text{б}}(W_{\text{б}})} \right]^{-1} \quad (4.2.48)$$

где $L_{n \text{б}}(0)$ — диффузионная длина электронов в базе на границе с эмиттерным переходом. Из выражения (4.2.48) видно, что коэффициент переноса неосновных носителей в базе дрейфового транзистора зависит не только от соотношения $W_{\text{б}}/L_{n \text{б}}(0)$, как это характерно для диффузионного транзистора, но и от перепада концентраций акцепторной примеси $N_{a \text{б}}(0)/N_{a \text{б}}(W_{\text{б}})$. При $N_{a \text{б}}(0)/N_{a \text{б}}(W_{\text{б}}) = 100$ второе слагаемое в (4.2.48) уменьшается более чем в два раза по отношению к его величине в диффузионном транзисторе.

В современных конструкциях полупроводниковых ИС биполярный планарный транзистор используют не только в нормальном, но и в инверсном включении. В этом случае n -область кармана выполняет роль эмиттера, а диффузионная n^+ -область — роль коллектора.

Усилительные свойства планарного транзистора при инверсном включении недостаточно высоки. Это обусловлено следующими причинами:

1. Значительная часть инжектированных эмиттером электронов попадает в область пассивной базы, образуя достаточно большой базовый ток. Пассивную область базы (II) можно рассматривать как диод, шунтирующий часть эмиттерного перехода, относящуюся к активной области транзистора (I) (рис. 4.2.3 и 4.2.7).

2. Транзистор имеет сильно разветвленную периферийную область эмиттера и, как следствие, достаточно большую дырочную составляющую эмиттерного тока.

3. При формировании транзистора с помощью двух диффузий (см. рис. 4.2.6) образуется плавный эмиттерный переход с низкой эффективностью, так как на границах перехода выполняется соотношение $N_{дэ} \approx N_{аб}$ [см. выражение (4.2.42)]. Кроме того, встроенное электрическое поле базы оказывает тормозящее действие на инжектированные в базу электроны, что снижает коэффициент переноса электронов в базе.

Для улучшения усилительных свойств инверсно включенного планарного транзистора может быть рекомендовано следующее:

1. Снижение площади и объема пассивной области базы. Это позволяет уменьшить ток через диод, шунтирующий активную область транзистора.

2. Снижение дырочного тока эмиттера и соответственно повышение эффективности эмиттера в результате применения сильнолегированного эмиттера из материала n^+ -типа (см. рис. 4.4.7). Однако такой эмиттерный переход характеризуется высокой барьерной емкостью, снижающей быстродействие транзистора. Достаточно эффективным способом снижения дырочного тока эмиттера является применение отражающей n^+ -области, расположенной на небольшом расстоянии от перехода (см. рис. 4.4.3). Сравнительно слабо легированная тонкая n -область позволяет получить небольшую барьерную емкость.

3. Применение однородной базы. При этом устраняется тормозящее электрическое поле в базе.

При этом устраняется тормозящее электрическое поле в базе.




Рис. 4.2.8. Зависимость коэффициента усиления $B_{ст}$ от тока коллектора I_k , напряжения смещения $U_{кб}$ и температуры

Коэффициент усиления базового тока $B_{ст}$ зависит от тока коллектора и напряжения смещения коллекторного перехода (рис. 4.2.8). Зависимость $B_{ст}(I_k)$ обусловлена следующими причинами:

1. В области малых токов (доли — десятки микроампер) значительную долю в полных токах эмиттера и базы составляют токи рекомбинации в объеме и на поверхности ОПЗ: $I_{рек V}^{опз}$, $I_{рек s}^{опз}$. Их влияние увеличивается с уменьшением абсолютных значений токов транзистора. При этом существенно снижается доля полез-

ной (электронной) составляющей тока эмиттера, определяющей уровень коллекторного тока.

2. В области больших токов коллектора (единицы — десятки миллиампер) эмиттерный переход работает в режиме высокого уровня инжекции. При этом концентрация инжектированных в базу неосновных носителей n_p вблизи эмиттерного перехода сравнима с концентрацией основных носителей в базе p_{p0} и может даже превышать ее. Происходит модуляция проводимости материала базы и, как следствие этого эффекта, снижение эффективности эмиттера. Кроме того, при повышенных уровнях токов транзистора наблюдается эффект вытеснения тока эмиттера в периферийную область эмиттерного перехода из-за падения напряжения на сопротивлении активной базы $r_{ба}$, обусловленного базовым током I_B . Примерная картина распределения напряжения смещения $U_{БЭ}(y)$ вдоль торцевой части эмиттерного перехода в модели транзистора с одним выводом базы показана на рис. 4.2.9. Минимальное напряжение смещения соответствует наиболее удаленной области эмиттерного перехода относительно вывода базы.




Рис. 4.2.9. Структура биполярного транзистора с одним выводом базы

Закон изменения плотности тока вдоль торцевой части эмиттера можно представить в виде $j_{эa}(y) = j_{эa0} \exp[U_{БЭ}(y)/\varphi_T]$. Максимальная плотность тока будет у грани эмиттера, расположенной рядом с выводом базы при $y=0$:

$$j_{эa}(0) = j_{эa \max} = j_{эa0} \exp[U_{БЭ}(0)/\varphi_T],$$

где $U_{БЭ}(0) \approx U_{БЭ} - I_B r_{бп}$ ($r_{бп}$ — сопротивление пассивной области базы). Представив напряжение смещения эмиттерного перехода в виде $U_{БЭ}(0) - \Delta U_{БЭ}(y)$, найдем отношение плотностей токов в сечениях $y=b_э$ и $y=0$

$$j_{эa}(b_э)/j_{эa}(0) = \exp[-\Delta U_{БЭ}(b_э)/\varphi_T].$$




При $\Delta U_{БЭ}(b_э) \approx 2,3 \varphi_T$ плотность тока уменьшается на порядок (при $T=300 \text{ К}$ $\varphi_T=0,026 \text{ мВ}$, $2,3\varphi_T=60 \text{ мВ}$). Этот пример показывает, что падение напряжения на сопротивлении базы в несколько де-

сятков милливольт достаточно для вытеснения тока эмиттера в периферийную область торцевой части и в боковую область перехода. В то же время выше было обращено внимание на то, что коэффициент переноса неосновных носителей, инжектированных боковой областью эмиттерного перехода, мал, так как большая часть неосновных носителей рекомбинирует в объеме и на поверхности пассивной базы. Таким образом, вытеснение тока эмиттера в периферийную часть эмиттерного перехода приводит к падению коэффициента передачи тока α и соответственно к снижению $V_{ст} = \alpha / (1 - \alpha)$.

Для уменьшения неравномерности распределения плотности тока эмиттера по сечению эмиттерного перехода необходимо снизить сопротивление базы $r_6 = r_{6a} + r_{6п}$. Формулы для расчета r_{6a} и $r_{6п}$ приведены в табл. 4.2.1, где ρ_{v6} , $\rho_{v6п}$ и $\rho_{\square 6}$, $\rho_{\square 6п}$ — удельные

Таблица 4.2.1

Формулы для расчета сопротивлений активной и пассивной областей базы

Номер позиции	Форма элемента	Сопротивление
1		$r_{6a} = \frac{\rho_{v6}}{3W_6} \frac{l}{b} = \rho_{\square 6} \frac{1}{3} \frac{l}{b}$
2		$r_{6a} = \frac{\rho_{v6}}{12W_6} \frac{l}{b} = \rho_{\square 6} \frac{1}{12} \frac{l}{b}$
3		$r_{6п} = \frac{\rho_{v6п}}{W_{6п}} \frac{l}{b} = \rho_{\square 6п} \frac{l}{b}$

объемные и поверхностные сопротивления слоев активной и пассивной областей базы с толщинами W_6 и $W_{6п}$. Стрелками показаны направления входящих и выходящих токов. Позиции 1 соответствует активная область базы с одним выводом (рис. 4.2.10,а), по-

зиции 2 — с двумя выводами базы (рис. 4.2.10,б), позиции 3 — пассивная область базы. В модели транзистора с двумя выводами базы $r_6 = r_{6a} + r_{6п1} \parallel r_{6п2} = r_{6a} + r_{6п}/2$.

При расчете сопротивления базы предполагается, что эквипотенциальные плоскости в области базы проходят через боковые грани




Рис. 4.2.10. Модели для расчета сопротивления базы планарного транзистора

эмиттера и выводы базы (штриховые линии на рис. 4.2.10). Значительное уменьшение сопротивления базы достигается при полосковой форме эмиттера, так как сопротивление базы пропорционально ширине b_0 и обратно пропорционально длине l_0 эмиттера.

Зависимость коэффициента усиления $V_{ст}$ от напряжения на коллекторном переходе обусловлена в основном модуляцией толщины базы W_6 при изменении напряжения $U_{кб}$ из-за изменения толщины объемного заряда $h_{кп}$ коллекторного перехода [см. рис. 4.2.4 и выражения (4.2.42), (4.2.44), (4.2.47)]. Например, при увеличении напряжения $U_{кб}$ расширяется ОПЗ (увеличивается $h_{кп}$), уменьшается W_6 и соответственно увеличивается $V_{ст}$. Зависимость $V_{ст}$ от температуры обусловлена в основном температурной нестабильностью времени жизни неосновных носителей в областях базы и эмиттера. С понижением температуры уменьшаются $\tau_{нб}$, $\tau_{рз}$, растет рекомбинационный ток базы [см. (4.2.43)] и соответственно уменьшается $V_{ст}$.

Режим насыщения. В этом режиме оба $p-n$ -перехода находятся под прямым смещением (рис. 4.2.11). В этом случае инжекция осуществляется как эмиттерным, так и коллекторным переходом. Распределение концентрации неосновных носителей в объеме коллектора $\Delta p_{нк}(x)$ зависит от его конструкции и особенностей коллекторного перехода (резкий, плавный). В качестве примера на рис. 4.2.11 показаны распределения концентраций неравновесных неосновных носителей в областях коллекторов с отражающим $n-n^+$ -переходом.

Режим насыщения характерен для ключевых транзисторов. На рис. 4.2.12 показана упрощенная схема транзисторного ключа, в которой учтены сопротивления эмиттерной ($r_{тэ}$), коллекторной ($r_{тк}$) и базовой (r_6) областей транзистора, емкости эмиттерного $C_э$ и коллекторного $C_к$ переходов, а также емкость $C_{нп}$ перехода коллектор — подложка. Выходная характеристика транзистора, включенного по схеме с общим эмиттером, совмещенная с нагру-

зочной характеристикой, изображена на рис. 4.2.13. В режиме насыщения через транзистор протекает ток $I_{К\text{нас}}$.

Важным параметром открытого ключа является напряжение логического нуля $U_{\text{ВЫХ}}^0$, равное напряжению насыщения транзистора




Рис. 4.2.11. Распределение концентраций неравновесных неосновных носителей в областях биполярного транзистора с $n-n^+$ -коллектором ($W_{Kn} < L_{pK}$) при работе в режиме насыщения: а — резкий коллекторный $p-n$ -переход; б — плавный коллекторный $p-n$ -переход; 1, 2 — распределение концентраций неосновных носителей в базе, инжектированных эмиттерным и коллекторным переходами соответственно

Рис. 4.2.12. Схема транзисторного ключа

$U_{КЭ\text{нас}}$. Величина $U_{КЭ\text{нас}}$ определяет помехоустойчивость ключа по отношению к $U_{\text{п}}^+$ (см. § 3.3). Напряжение $U_{КЭ\text{нас}}$ определяется не только разностью напряжений переходов $U_{БЭ} - U_{КБ}$ но и падениями напряжений на сопротивлениях эмиттерной и коллекторной областей:

$$U_{КЭ\text{нас}} = -\varphi_{\text{п}} \ln \frac{\alpha_I \left[1 - \frac{(1-\alpha_N) I_{К\text{нас}}}{\alpha_N I_B} \right]}{1 + (1-\alpha_I) \frac{I_{К\text{нас}}}{I_B}} + I_{К\text{нас}} r_{\text{ТК}} + I_{\text{э}} r_{\text{ТЭ}}, \quad (4.2.49)$$

где α_N , α_I — нормальный и инверсный коэффициент передачи тока. В планарных транзисторах используются сильнолегированные эмиттеры ($N_{\text{дэ}} \approx 10^{21} \text{ см}^{-3}$). Сопротивление такого эмиттера в (4.2.49) можно не учитывать. Коллекторная область изготавливается из достаточно высокоомного материала ($N_{\text{дк}} \approx 10^{16} \text{ см}^{-3}$). Падение напряжения на сопротивлении коллекторного слоя $I_{К\text{нас}} r_{\text{ТК}}$ сравнимо с разностью напряжений переходов или превышает ее. Значение $r_{\text{ТК}}$ зависит от топологии вывода коллектора. Применение

«кольцевого» вывода от области коллектора (см. рис. 4.2.14,а) позволяет уменьшить сопротивление тела коллектора $r_{\text{ТК}}$. Однако «кольцевой» вывод сильно увеличивает размеры коллекторной области транзистора (n -карман). При этом увеличивается паразитная емкость n -карман — подложка, влияющая на быстродействие




Рис. 4.2.13. Выходные ВАХ биполярного $n-p-n$ -транзистора, включенного по схеме с общим эмиттером

Рис. 4.2.14. Конструкция планарного биполярного транзистора с кольцевым выводом: коллектора без скрытого n^+ -слоя (а) и со скрытым n^+ -слоем (б)

транзисторного ключа. Существенное снижение сопротивления тела коллектора достигается при применении скрытого n^+ -слоя (рис. 4.2.14,б), который шунтирует высокоомный слой коллекторной области. Тонкая высокоомная n -область позволяет получить достаточно высокое напряжение пробоя и невысокую барьерную емкость коллекторного перехода. В конструкции со скрытым n^+ -слоем полное сопротивление коллекторной области равно $r_{\text{ТК}} = r_{\text{К1}} + r_{\text{К2}}$, где $r_{\text{К1}}$ — сопротивление активной зоны коллектора, расположенной под эмиттером, $r_{\text{К2}}$ — сопротивление периферийной области коллектора, расположенной под контактной n^+ -областью.

Если планарный транзистор изолирован от подложки $p-n$ -переходом, то при его работе в режиме насыщения проявляется некоторое влияние перехода коллектор — подложка на величину базового тока. Систему, состоящую из $n-p-n$ -транзистора и изолирующего $p-n$ -перехода, необходимо рассматривать как четырехслойную $n^+-p-n-p$ -структуру (рис. 4.2.15,а). Эту структуру условно можно разделить на две; n^+-p-n и $p-n-p$ (рис. 4.2.15,б).

Коллекторный переход ключевого n^+-p-n -транзистора, работающего в режиме насыщения, имеет прямое смещение. Этот переход является инжектирующим эмиттерным переходом паразитного $p-n-p$ -транзистора, который включен по схеме с общей базой и работает в нормальном активном режиме. Полный входной

ток I_B определяется базовым током ключевого $n^+ - p - n$ -транзистора и эмиттерным током паразитного $p - n - p$ -транзистора.

Для уменьшения эмиттерного тока паразитного $p - n - p$ -транзистора используется ряд конструкторских решений. Например, в $n^+ - p - n$ -транзисторе с однородной коллекторной n -областью не-




Рис. 4.2.15. Структура интегрального $n - p - n$ -транзистора, включенного по схеме с общим эмиттером (а), его двухтранзисторная модель (б) и упрощенная эквивалентная схема (в)

обходимо выбирать толщину этой области W_K больше диффузионной длины дырок L_{PK} . В этом случае снижается градиент концентрации дырок в n -области, определяющий значение дырочного тока (сравните выражения для токов в транзисторе и диоде с длиной базой). Эмиттерный $p - n$ -переход $p - n - p$ -транзистора работает как диод, так как при $W_K > L_{PK}$ транзисторный эффект проявляется очень слабо. Существенное снижение входного тока паразитного $p - n - p$ -транзистора достигается также применением открытого n^+ -слоя, так как $n^+ - n$ -переход выполняет роль «отражающего» перехода для дырок, инжектированных в область коллектора. Если в паразитной $p - n - p$ -структуре слабо проявляется транзисторный эффект, то влияние перехода коллектор-подложка на работу ключевого $n^+ - p - n$ -транзистора можно отобразить в виде цепочки, состоящей из закрытого диода и конденсатора с барьерной емкостью перехода коллектор-подложка $C_{кп}$ (рис. 4.2.15, в). При работе ключевого $n^+ - p - n$ -транзистора в нормальном режиме оба перехода паразитного $p - n - p$ -транзистора закрыты. Емкость $C_{кп}$ влияет на длительность переходных процессов в транзисторном ключе.

Режим переключения. Быстродействие биполярного транзистора при работе в ключевом режиме определяется длительностями таких процессов, как заряд и разряд барьерных емкостей эмиттерного и коллекторного $p - n$ -переходов, перенос неосновных носителей через область активной базы, накопление и рассасывание неосновных носителей в полупроводниковых областях конструкции транзистора.

В схеме ключа, изображенной на рис. 4.2.12, выделены емкости переходов C_a , C_k , емкость нагрузки $C'_n = C_n + C_{кп}$, через которые протекают зарядные токи $I_{c_3}(t)$, $I_{c_k}(t)$, $I_{c'_n}(t)$, и идеализирован-

ная транзисторная структура, в области которой накапливаются (или рассасываются) заряды неосновных носителей под действием тока $I_B(t)$. В процессе переключения транзисторного ключа последовательно изменяются режимы работы транзистора (рис. 4.2.13): режим отсечки (или начальная граница активного режима) (I), активный режим (II), режим насыщения (III). (Включение: $I \rightarrow II \rightarrow III$; выключение: $III \rightarrow II \rightarrow I$).

На рис. 4.2.16 изображена диаграмма распределения концентраций неосновных носителей в областях транзисторной структуры. Заряд неосновных носителей в активной области базы транзисто-





Рис. 4.2.16. Диаграммы распределения концентраций неравновесных неосновных носителей в областях биполярного транзистора: а — активная область транзистора; б — пассивная область базы (1), торцевая (2) и боковая (3) периферийные области коллектора

Рис. 4.2.17. Временные диаграммы работы транзисторного ключа: а — входное напряжение; б — входной ток; в — напряжение эмиттерного перехода; г — коллекторный ток; 2 — выходное напряжение; е — полный заряд неосновных носителей в областях транзисторной структуры



ра $Q_{баг}$ соответствует границе перехода транзистора из режима II в режим III при $I_B(t) = I_{Bг} = I_{к нас} / \beta_{ст}$, а $\Delta Q_{ба}$, $Q_{ка}$ и $Q_{кбл}$ соответствуют зарядам, накопленным в активных и периферийных областях базы и коллектора при работе транзистора в режиме III, когда $I_B(t) > I_{Bг}$. При высокой эффективности эмиттерного перехода малый заряд неосновных носителей в области эмиттера обычно не учитывается при анализе быстродействия нормально включенного транзистора.

Из временных диаграмм работы транзисторного ключа (рис. 4.2.17) видно, что в момент времени $t=0$ на вход транзистора подается скачок тока $I_{вх1} \approx U_{вх1}/R_6$, который в интервале времени $t_{зд}^+$ практически полностью расходуется на заряд емкостей $C_э$ и $C_к$, так как ток инжекции эмиттера очень мал до тех пор, пока напряжение $U_{бэ}$ не достигнет порогового $U_{пор} \approx + (0,5 \dots 0,6)$ В. Пороговому напряжению $U_{пор}$ соответствует незначительное изменение выходного напряжения ключа $\Delta U_{вых}^1/U_{вых}^1 = I_к R_n / U_{вых}^1 \approx 0,01 \dots 0,03$ (см. рис. 4.2.17, д). Интервал $t_{зд}^+$ называется задержкой включения и определяется по формуле

$$t_{зд}^+ = \frac{C_э ср + C_к ср}{I_{вх1}} U_{пор}, \quad (4.2.50)$$

где $C_э ср$, $C_к ср$ — средние емкости эмиттерного и коллекторного переходов. Средняя емкость — это такая емкость, которая при изменении напряжения на переходе от одного фиксированного уровня U_1 до другого U_2 накапливает такой же заряд, как и фактическая емкость перехода, зависящая от напряжения:

$$Q = C_{ср} (U_2 - U_1) = \int_{U_1}^{U_2} C(U) dU.$$

Задержка включения $t_{зд}^+$ уменьшается при уменьшении емкостей переходов и увеличении входного тока $I_{вх1}$.

В процессе формирования фронта включения $t_{ф}^+$ транзистор работает в режиме II. В этом случае происходит интенсивное изменение тока коллектора $I_к(t)$ и выходного напряжения $U_{вых}(t)$, а входное напряжение практически не изменяется. Входной ток расходуется на перезаряд емкости $C_к$ и рекомбинацию неосновных носителей, инжектированных в базу транзистора: $I_{вх1} \approx I_к(t) + I_{б1}(t)$. Емкость $C'_н$ разряжается коллекторным током открывающегося транзистора. Формирование фронта заканчивается на границе между активным режимом и режимом насыщения, когда $I_{б1}(t) = I_{бг}$, $Q_б(t) = Q_{бг}$, $I_к(t) = I_{кнас} = V_{ст} I_{бг}$, причем $I_{бг} \tau < I_{вх1}$. Длительность фронта включения пропорциональна постоянной времени $\tau = \tau_{нб} + (C_к V_{ст} + C'_н) R_n$. Емкость коллекторного перехода оказывает на длительность фронта включения $t_{ф}^+$ значительно большее влияние, чем емкость нагрузки $C'_н$. Это обусловлено тем, что $C'_н$ разряжается током коллектора, а $C_к$ перезаряжается значительно меньшим входным током.

Так как $I_{вх1} > I_{бг}$, то при $t > t_{зд}^+ + t_{ф}^+$ транзистор переходит в режим насыщения. Происходит дальнейшее накопление заряда неосновных носителей в областях базы и коллектора ($\Delta Q_{ба}$, $Q_{ка}$ и $Q_{кбп}$ на рис. 4.2.16). Длительность процесса накопления $t_{нас}$ зависит от степени насыщения транзистора $K_{нас} = I_{вх1} / I_{бг}$ и особенностей конструкции коллекторной области. В дрейфовых планарных транзисторах обычно $Q_{кбп} \gg Q_{ка} + \Delta Q_{ба}$, так как объемы периферийных областей коллектора и пассивной базы значительно боль-

ше объемов базы и коллектора в активной зоне транзистора (см. рис. 4.2.3). При $t \geq t_{зд}^+ + t_{ф}^+ + t_{нас}$ наступает установившийся режим насыщения.

В момент $t = t_{и}$ входное напряжение изменяется от $U_{вх}$ до $U_{вх}^0$. При этом входной ток изменяет свое направление. Из базы транзистора вытекает ток $-I_{вх2}$. В интервале времени $t_{зд}^- = t_{рас}$ этот ток обусловлен в основном процессами рассасывания зарядов неосновных носителей в периферийных областях базы и коллектора. На эмиттерном переходе действует послеинжекционная ЭДС. Ток $-I_{вх2}$ определяется величиной этой ЭДС, входным напряжением $U_{вх}^0$ и сопротивлением резистора R_6 . До тех пор пока транзистор не выйдет из режима насыщения ($\Delta Q_{ба} + Q_{ка} + Q_{кбп} > 0$), коллекторный ток $I_к(t)$ практически равен току $I_{кнас}$. Процесс рассасывания заканчивается при $\Delta Q_{ба} + Q_{ка} + Q_{кбп} \approx 0$, $Q_{ба} \approx Q_{бг}$.

Длительность процесса рассасывания определяет задержку выключения транзисторного ключа $t_{зд}^-$, которая зависит от величины заряда неосновных носителей, накопленного при работе транзистора в режиме насыщения. В быстродействующих транзисторах с целью уменьшения $t_{зд}^-$ применяется легирование полупроводниковых областей золотом. Примесные атомы золота создают рекомбинационные центры, снижающие время жизни неосновных носителей $\tau_{рк}$ (в коллекторе) и $\tau_{нб}$ (в базе) и, следовательно, диффузионные длины $L_{рк}$ и $L_{нб}$. Так как в быстродействующих транзисторах $W_б \approx 0,5 \dots 1,0$ мкм, то снижение $L_{нб}$ незначительно влияет на усилительные свойства транзистора. В то же время в активной и периферийной областях коллектора и в пассивной области базы накапливаются небольшие заряды, повышается скорость рекомбинации неравновесных носителей заряда при малых временах жизни и соответственно снижается $t_{зд}^- = t_{рас}$.

Длительность фронта выключения ключа $t_{ф}^-$ соответствует активному режиму работы транзистора. В этом случае завершается процесс рассасывания неосновных носителей в активной базе транзистора, перезаряд емкости $C_к$ и заряд емкости $C'_н$. Входной ток $I_{вх2} \approx I_{б2}(t) + I_{ск}(t)$. Коллекторный ток $I_к(t)$ уменьшается в связи с уменьшением тока $I_{б2}(t)$. При этом напряжение на коллекторе увеличивается от $U_{вых}^0$ до $U_{вых}^1$. Заряд емкости $C'_н$ через резистор R_n может затягивать длительность фронта выключения транзистора при $C'_н > C_к V_{ст}$, так как она пропорциональна эквивалентной постоянной времени $\tau = \tau_{нб} + (C_к V_{ст} + C'_н) R_n$.

Для повышения быстродействия цифровых полупроводниковых ИС используются конструкции планарных транзисторов с малыми емкостями переходов, минимально возможными объемами полупроводниковых областей, в которых накапливаются заряды неосновных носителей и низкими уровнями легирования этих областей для уменьшения накопленных зарядов. Низкоомные нагрузочные резисторы ($R_n \approx 0,5 \dots 1$ кОм) обеспечивают малую степень насыщения транзисторов, малые перепады напряжений, повышенные токи, перезаряжающие емкости переходов [см (4.2.50)].

§ 4.3. Конструкции диодов полупроводниковых ИС

Диоды широко применяются в логических ИС в качестве элементов, выполняющих элементарные логические функциональные преобразования, элементов смещения (сдвига уровня на величину напряжения открытого $p-n$ -перехода $U_{пр} \approx 0,7$ В), элементов развязки и т. п. Используется в основном две разновидности диодов: диоды с $p-n$ -переходом и диоды с барьером Шоттки.

Конкретная конструкция диода определяется требованиями к его вольт-амперной характеристике и электрическим параметрам. Основными электрическими параметрами диода являются: прямое напряжение $U_{пр}$ при заданном прямом токе $I_{пр}$, обратный ток $I_{обр}$ при заданном обратном напряжении $U_{обр}$, максимально допустимое обратное напряжение $U_{обр\max}$, время восстановления диода при переключении из открытого состояния в закрытое $t_{вос}$, емкость диода C_d .

Диоды с $p-n$ -переходом. Чтобы упростить технологию изготовления и снизить стоимость ИС диоды формируют на основе переходов транзисторной структуры. Схемные изображения и структуры шести разновидностей диодов показаны на рис. 4.3.1, а, б. Штриховыми линиями обозначены паразитные $p-n-p$ -транзисторы, отражающие активное влияние подложки в структурах, изолированных $p-n$ -переходом. При изоляции диэлектриком подложка оказывает только пассивное влияние на сформированный диод.

Из рис. 4.3.1, б видно, что диоды полупроводниковых ИС являются трехполюсными приборами (третий полюс — вывод подложки). Трехполюсные структуры наглядно изображены на рис. 4.3.1, в. Там же показано распределение концентраций неосновных носителей в областях структуры, на основе которой сформирован диод, при прямом смещении диода. Рис. 4.3.1, г и д иллюстрируют влияние емкостей $p-n$ -переходов структуры на емкость диода C_d и паразитную емкость диода на подложку $C_{дп}$ при различных вариантах формирования диодов.

В конструкции диода I используется эмиттерный $p-n$ -переход транзисторной структуры при короткозамкнутом коллекторном переходе ($U_{кв} = 0$), в конструкции II — параллельное соединение эмиттерного и коллекторного переходов ($U_{кэ} = 0$, так как эмиттер соединен с коллектором), в конструкции III диод формируется на основе коллекторного перехода при короткозамкнутом эмиттерном переходе ($U_{эв} = 0$), в конструкции IV роль диода выполняет эмиттерный переход при свободном коллекторе ($I_{к} = 0$); в конструкции V, наоборот, роль диода выполняет коллекторный переход при свободном эмиттере ($I_{э} = 0$); в конструкции VI эмиттер отсутствует, а диод сформирован также на основе коллекторного перехода, что позволяет уменьшить размеры базовой p -области структуры и соответственно емкости переходов.

Сравним конструкции диодов по основным параметрам.

Прямое напряжение $U_{пр}$ определяется напряжением на $p-n$ -переходе и падением напряжения на сопротивлениях областей

транзисторной структуры (сопротивления базы r_b и коллектора $r_{тк}$), которое сравнимо с напряжением на переходе при токах в единицы — десятки миллиампер. При малых токах $U_{пр}$ определяется напряжением на $p-n$ -переходе. Прямое напряжение $U_{пр}$ при заданном уровне тока зависит от тока насыщения I_s :

$$U_{пр} = \varphi_T \ln (I_{пр}/I_s + 1).$$

Ток насыщения обычного диода определяется отношениями концентрации неосновных носителей к соответствующим диффузионным длинам [см. (4.2.18)]. В транзисторной структуре токи насыщения переходов в основном определяются отношением концент-




Рис. 4.3.1. Диоды полупроводниковых ИС:

а — электрические схемы; б — структуры; в — распределения концентраций неосновных носителей при прямом смещении; г — упрощенные структуры с барьерными емкостями $p-n$ -переходов; д — электрические схемы с учетом емкостей $p-n$ -переходов

рации неосновных носителей к толщине базы W_b и к толщине тонкого коллектора W_k , которые значительно меньше соответствующих диффузионных длин. Следовательно, токи насыщения переходов транзисторной структуры больше, чем у обычного диода, а прямое напряжение несколько меньше.

Структуры *I* и *III* работают в соответственно прямом и инверсном транзисторном режиме при короткозамкнутом выходе. Дрейфовый транзистор имеет несимметричную структуру, поэтому транзисторный эффект наиболее сильно проявляется в структуре *I*. ВАХ этой структуры соответствует ВАХ транзистора, включенного по схеме с общей базой при $U_{KB} = 0$. Практически все носители тока, инжектированные n^+ -областью, в результате диффузии и дрейфа переносятся через базу и перехватываются внутренним статическим электрическим полем коллекторного перехода, поэтому в таком диоде ток в основном протекает по цепи коллектор — база — эмиттер транзисторной структуры. Большое влияние на ВАХ рассматриваемого диода оказывает сопротивление тела коллектора r_{TK} . При малом r_{TK} (сильнолегированная коллекторная область или коллектор со скрытым n^+ -слоем) прямое напряжение в структуре рис. 4.3.1,а минимальное. Положительным свойством данной структуры является также отсутствие активного воздействия подложки на характеристики диода, так как инжектирующий переход паразитного $p-n-p$ -транзистора замкнут.

Обратное пробивное напряжение диодов со структурами *I*, *II* и *IV* определяется напряжением лавинного пробоя эмиттерного перехода $U_{ЭБ \text{ проб}}$, которое находится в пределах 5...7 В, а в диоде со структурой *VI* — напряжением лавинного пробоя коллекторного перехода $U_{KB \text{ проб}}$, которое зависит в основном от степени легирования области коллектора и находится в пределах 20...50 В.

Напряжение пробоя диодов *III* и *V* зависит от толщины и степени легирования области базы. При узкой и слаболегированной базе возможно смыкание области объемного заряда коллекторного перехода с областью объемного заряда эмиттерного перехода. Если эмиттерный переход замкнут ($U_{ЭБ} = 0$) (рис. 4.3.1,III), то $U_{KB \text{ проб}} = U_{смк}$. При разомкнутом эмиттерном переходе (рис. 4.3.1,V) $U_{KB \text{ проб}} = U_{смк} + U_{ЭБ \text{ проб}}$. Интенсивный рост обратного тока диода начинается в том случае, когда плавающее напряжение эмиттер — база $U_{ЭБ \text{ пл}}$ достигает напряжения пробоя эмиттерного перехода $U_{ЭБ \text{ проб}}$. Если смыкание коллекторного и эмиттерного переходов отсутствует, то пробивное напряжение рассматриваемых диодов определяется напряжением лавинного пробоя коллекторного перехода.

Обратный ток диода зависит от степени легирования областей структуры, на основе которой сформирован диод, и площади $p-n$ -перехода. В конструкциях быстродействующих ИС, легированных золотом, обратные токи переходов в основном определяются генерацией — рекомбинацией носителей тока в областях объемных зарядов. Минимальными обратными токами характеризуются диоды

со структурами *I* и *IV*, сформированные на основе эмиттерного перехода, который имеет минимальную площадь, минимальную ширину обедненного слоя перехода и минимальные концентрации неосновных носителей в приграничных областях. Максимальный обратный ток характерен для диодов со структурой *II*, в которой используется параллельное соединение эмиттерного и коллекторного переходов.

Емкость диода зависит от емкостей переходов структуры и способа соединения областей. Подложка по переменному току заземлена, так как она всегда соединяется с источником, имеющим самый низкий потенциал. Следовательно, одна из обкладок конденсатора, образованного областями перехода коллектор — подложка, также заземлена. Таким образом, емкостная цепь, присущая каждому диоду, является трехполюсником, состоящим из проходной емкости диода C_d и паразитной емкости $C_{\text{пл}}$. Наибольшую проходную емкость имеет диод со структурой *II*, в которой два перехода соединены параллельно, а наименьшей паразитной емкостью характеризуется диод со структурой *IV*.

Время восстановления диодов ИС определяется величиной заряда неосновных носителей, накопленных в областях транзисторной структуры. Примерная картина распределения концентрации неосновных носителей показана на рис. 4.3.1,в. Из качественного сравнения этих рисунков с учетом того, что область коллектора имеет наибольший объем, следует ожидать наименьшего быстрогодействия у диода со структурой *II*. При одновременном прямом смещении эмиттерного и коллекторного переходов неосновные носители накапливаются в областях базы и коллектора транзисторной структуры. Наибольшим быстродействием характеризуется диод со структурой *I*, так как неосновные носители накапливаются только в активной области базы, имеющей довольно малый объем. Для диода *I* время восстановления составляет 5...10 нс, а для диода *II* — примерно 100 нс (структуры не легированы золотом). Легирование золотом позволяет уменьшить время восстановления диодов более чем на порядок.

Подложка оказывает активное воздействие на диод. Коллекторная область транзисторной $n^+ - p - n$ -структуры является базовой областью паразитного $p - n - p$ -транзистора с коэффициентом усиления базового тока $V_{ст p}$. При прямом смещении диодов, построенных на основе структур *II*, *III*, *V*, *VI*, эмиттерный переход $p - n - p$ -транзистора также смещен в прямом направлении. Ток подложки $I_{\text{пл}}$ в $V_{ст p}$ раз больше тока, вытекающего из n -области (база $p - n - p$ -транзистора) структуры. Из-за паразитного воздействия $p - n - p$ -транзистора входной ток диода $I_{\text{вх}}$ не равен выходному $I_{\text{вых}}$: $I_{\text{вх}} \approx (V_{ст p} + 1) I_{\text{вых}}$. Величина $V_{ст p}$ в конструкциях, не легированных золотом, составляет 2...10. В диоде *I* отсутствует активное воздействие подложки, так как эмиттерный переход паразитного $p - n - p$ -транзистора замкнут.

Самые быстродействующие диоды с $p - n$ -переходом получены при использовании структур типа КНД и КВД (рис. 4.3.2). Диоды

с торцевыми $p-n$ -переходами формируются диффузией атомов примесей на всю толщину кремниевого островка. Они характеризуются малой площадью $p-n$ -переходов. При площади перехода около 25 мкм² емкость диода равна 0,005 пФ. Это примерно в 100 раз меньше емкости обычных планарных диодов. Время рассасывания неосновных носителей составляет около 1 нс при переключении с прямого тока 3 мА к обратному напряжению 2 В. На основе таких диодов изготавливаются матричные БИС постоянных запоминающих устройств (ПЗУ).

Диоды с барьером Шотки. Диоды с барьером Шотки (ДШ) широко применяются в ИС благодаря высокому быстродействию, сравнительно низкому падению напряжения на переходе в открытом состоянии $U_{дш пр} \approx 0,3...0,45$ В при токах, соответствующих рабочим токам других элементов микросхемы.

Различные стадии образования потенциального барьера Шотки при сближении металла с полупроводниками n - и p -типов показаны на рис. 4.3.3. Потенциальный барьер Шотки

Рис. 4.3.2. Диоды с торцевыми $p-n$ -переходами: структуры КНД (а) и КВД (б)

в идеализированном контакте металл—полупроводник образуется при выполнении следующих условий:

- термодинамическая работа выхода электрона из металла Φ_M должна быть выше термодинамической работы выхода из полупроводника n -типа $\Phi_{пн}$ и ниже термодинамической работы выхода из полупроводника p -типа $\Phi_{пр}$;

- в полупроводнике у границы с металлом должен образоваться слой пространственного заряда (ОПЗ), обусловленный ионизированными донорными (полупроводник n -типа) или акцепторными (полупроводник p -типа) примесями.

Рассмотрим более подробно контакт металла с полупроводником n -типа (рис. 4.3.3,а), когда они соприкасаются. В условиях термодинамического равновесия в результате перехода электронов из полупроводника в металл ($\Phi_{пн} < \Phi_M$) между полупроводником и металлом возникает контактная разность потенциалов: $\Phi_{кмп} = (\Phi_M - \Phi_{пн})/q$. Потенциальный барьер для электронов полупроводника равен $\Phi_{кмп}$. Из анализа рис. 4.3.3,а видно, что для электронов металла, стремящихся перейти в полупроводник, потенциальный барьер равен $\Phi_{мп} = \Phi_{кмп}/q = (\Phi_M - \chi)/q$, где $\Phi_{мп}$ — работа, необходимая для перевода электрона с уровня Ферми металла на дно зоны проводимости полупроводника; χ — энергия электронного средства (внешняя работа выхода полупроводника). Величина

$\Phi_{мп}$ зависит от вида металла, удельного сопротивления и ориентации кристаллографических осей полупроводника, способа нанесения металла и особенностей технологии. Для барьеров металл — кремний n -типа $\Phi_{мп}$ имеем следующие ориентирующие значения: Al $\sim 0,65$ эВ; Ni $\sim 0,8$ эВ; Pd $\sim 0,8$ эВ; Au $\sim 0,85$ эВ; Pt $\sim 0,9$ эВ. Приповерхностная область полупроводника обеднена электронами и при использовании слаболегированного кремния ($N_d \leq 10^{15}$ см⁻³) в ней образуется пространственный заряд.




Рис. 4.3.3. Энергетические диаграммы, иллюстрирующие образование барьера Шотки в системах металл — полупроводник, для полупроводника n -типа (а) и p -типа (б)

Рис. 4.3.4. Энергетические диаграммы контакта металл — полупроводник n -типа в состоянии термодинамического равновесия (а), при прямом (б) и обратном (в) смещении

В действительных условиях потенциальная диаграмма контакта металл — полупроводник отличается от идеализированной модели, так как на поверхности полупроводника всегда существуют заряды, искривляющие энергетическую диаграмму у его поверхности, и, кроме того, практически всегда поверхность полупроводника покрыта очень тонкой окисной пленкой, образующей диэлектрический зазор.

На рис. 4.3.4 представлены энергетические диаграммы контакта металл — полупроводник n -типа при различных смещениях. В состоянии термодинамического равновесия (рис. 4.3.4,а) суммарный ток через контакт равен нулю. Для увеличения тока через контакт металл — полупроводник на него необходимо подать прямое напряжение $U_{дш пр}$, снижающее высоту потенциального барьера для электронов полупроводника (см. рис. 4.3.4,б). При обратном

смещении контакта металл — полупроводник высота потенциального барьера возрастает (рис. 4.3.3,в). Обратный ток увеличивается с ростом напряжения. Эта зависимость обусловлена эффектом Шотки, который проявляется в снижении высоты потенциального барьера для электронов металла при наличии внешнего тянущего электрического поля. В контакте металл — полупроводник при обратном смещении растет напряженность электрического поля в ОПЗ и диэлектрике и соответственно снижается потенциальный барьер для электронов из металла на величину $\Delta\varphi_{\text{мп}}$ (см. рис. 4.3.4,в), увеличивающуюся с ростом E .

Вольт-амперная характеристика диода Шотки с площадью металлического электрода $S_{\text{дш}}$ описывается уравнением

$$I_{\text{дш}} = I_{s \text{ дш}} [\exp(U_{\text{дш}}/n_T \varphi_T) - 1],$$

где n_T — коэффициент, определяемый качеством контакта металла с полупроводником и зависящий от особенностей технологии изготовления диода ($n_T \approx 1,02 \dots 1,1$); $I_{s \text{ дш}} = S_{\text{дш}} A_R T^2 [\exp(-\varphi_{\text{мп}}/\varphi_T)]$ — ток насыщения диода; A_R — постоянная Ричардсона, составляющая для электронов $100 \dots 200 \text{ А} \cdot \text{см}^{-2} \cdot \text{°C}^{-2}$.

Ток насыщения, а соответственно и ВАХ диода Шотки существенно зависят от конструкции контакта металл — полупроводник. Простейшая конструкция (рис. 4.3.5,а) характеризуется большим




Рис. 4.3.5. Простейшая конструкция диода Шотки

током утечки и низким пробивным напряжением, которые обусловлены высокой концентрацией электрического поля у краев контакта и влиянием положительного заряда окисной пленки на свойства потенциального барьера вблизи границы металл — диэлектрик — полупроводник. Положительный заряд диэлектрика обогащает электронами поверхность полупроводника и тем самым уменьшает ширину запирающего слоя (рис. 4.3.5,б). Существует несколько способов борьбы с отмеченными выше недостатками. Рассмотрим два, наиболее широко применяемые в конструкциях ИС при формировании диодов Шотки на материале n -типа.

Первый способ заключается в создании у краев контакта на полупроводнике n -типа кольцевых p — n -переходов, включаемых параллельно контакту и изолирующих от контакта границу диэлектрик — полупроводник. Конструкция такого прибора показана на рис. 4.3.6,а. Металл с p -материалом может образовывать омический контакт (рис. 4.3.6,б) или барьер Шотки (рис. 4.3.6,в) при низкой концентрации примесей в полупроводнике. Если напряжение пробоя p — n -перехода выше напряжения пробоя контакта с барьером Шотки, то ВАХ прибора полностью определяется ВАХ

контакта с барьером Шотки (рис. 4.3.6,в). Резкий загиб вверх ВАХ диода Шотки происходит при напряжении $U_{\text{дш пр}} \approx 0,3 \dots 0,4 \text{ В}$. Недостатком рассмотренного способа является увеличение емкости прибора за счет большой емкости p — n -перехода.




Рис. 4.3.6. Конструкция (а), эквивалентные схемы (б, в) и вольт-амперная характеристика диода Шотки с p — n -переходом у краев контакта металл — полупроводник (г)

Второй способ устранения токов утечки заключается в применении расширенного металлического контакта, частично расположенного на поверхности диэлектрика SiO_2 (рис. 4.3.7,а). В этом





Рис. 4.3.7. Конструкция диода Шотки с расширенным металлическим контактом

случае электрическое поле, определяемое потенциалом закраины, проникает в полупроводник под диэлектриком. Область объемного заряда в полупроводнике расширяется, и электрическое поле у границы полупроводник — металл — диэлектрик выравнивается (рис. 4.3.7,б). В качестве примера на рис. 4.3.8 показана конструкция диода Шотки интегральной микросхемы.

Рис. 4.3.8. Структура диода Шотки ИС:

1 — подложка; 2 — скрытый n^+ -слой; 3 — эпитаксиальный слой; 4 — p^+ -область, сформированная раздельной диффузией; 5 — приконтактная область n^+ -типа; 6 — диэлектрик (SiO_2); 7 — металлические электроды (анод А и катод К)



Высокое быстродействие диодов с барьером Шотки обусловлено самим механизмом работы диода. В контакте металл — полупроводник практически отсутствует инжекция неосновных носителей и, следовательно, их накопление в области базы диода. Дли-

тельность переключения диода с барьером Шотки в основном определяется емкостью барьера и составляет доли и единицы наносекунд.

§ 4.4. Конструкции биполярных транзисторов ИС

Транзистор является основным элементом полупроводниковых ИС. Это объясняется не только наиболее широким применением транзисторов вообще, но и тем, что все остальные элементы (диоды, резисторы, конденсаторы) формируются на основе полупроводниковых материалов областей транзисторной структуры.

Планарные транзисторы с поперечной (вертикальной) структурой. В планарных транзисторах с поперечной структурой носители зарядов переносятся от эмиттера к коллектору в направлении, перпендикулярном поверхности кристалла. Основные конструктивно-технологические разновидности биполярных транзисторов с поперечной структурой показаны на рис. 4.4.1—4.4.7.

Конструкция планарного транзистора, сформированного тройной диффузией (рис. 4.4.1), несмотря на простоту технологии изготовления и высокую плотность компоновки, получаемую при




Рис. 4.4.1. Конструкция транзистора, сформированного методом тройной диффузии, и распределение концентраций атомов примесей

применении метода диффузии, находит ограниченное применение. Это объясняется достаточно большим сопротивлением тела коллекторной области $r_{тк}$. Область n -типа, формируемая диффузией, имеет неоднородное легирование по глубине. Концентрация донорной примеси уменьшается в направлении от коллекторного перехода к переходу эмиттер — подложка. Эта слаболегированная n -область характеризуется повышенным объемным сопротивлением ρ_v . Применение ионной имплантации для формирования коллекторной области позволяет значительно уменьшить ее сопротивление.

В конструкции эпитаксиально-планарного транзистора (рис. 4.4.2) коллекторная область однородна (см. картину распределения примесей). Она формируется с помощью эпитаксиального наращивания слоя n -типа на подложку p -типа и разделительной диффузии эмиттерной примеси (участки материала p^+ -типа). Для снижения сопротивления тела коллектора и уменьшения влияния подложки на работу транзистора применяется сильнолегированный (скрытый) слой n^+ -типа с концентрацией атомов донорной

примеси $N_{дсс}$ (рис. 4.4.3), который формируется диффузией перед эпитаксиальным наращиванием коллекторного слоя n -типа. Высокоомная область тела коллектора, прилегающая к коллекторному p — n -переходу, необходима для получения высокого рабочего напряжения $U_{кв}$ и снижения барьерной емкости этого перехода.




Рис. 4.4.2. Конструкция эпитаксиально-планарного транзистора

Влияние степени легирования коллекторной области на удельную емкость и электрическую прочность коллекторного перехода иллюстрируется данными табл. 4.4.1, которые относятся к эпи-




Рис. 4.4.3. Конструкция эпитаксиально-планарного транзистора со скрытым n^+ -слоем

Таблица 4.4.1

Типичные значения емкости (при нулевом смещении) и напряжений пробоя переходов для эпитаксиально-планарных транзисторов

Переход		Удельное сопротивление области коллектора, Ом·см					
		0,1		0,5		1,2	
		Емкость на единицу площади, пФ/мм ²	Напряжения пробоя, В	Емкость на единицу площади, пФ/мм ²	Напряжения пробоя, В	Емкость на единицу площади, пФ/мм ²	Напряжения пробоя, В
Эмиттерный	Боковая стенка	1000	7	1000	7	1000	7
	Дно	600		450		350	
Коллекторный		350	25	250	50	150	70
Коллектор-подложка	Боковая стенка	250	35	150	70	100	100
	Дно	100		100		100	

таксially-планарному транзистору со следующими параметрами конструкции: среднее удельное поверхностное сопротивление слоя эмиттера 2...3 Ом/□, слоя базы 200 Ом/□; удельное объемное сопротивление материала подложки 10 Ом·см; глубина расположения эмиттерного перехода 2,3 мкм, коллекторного перехода 2,7 мкм, перехода коллектор — подложка 10,5 мкм.

В табл. 4.4.1 приведены типичные значения удельных емкостей и для других переходов эпитаксиально-планарного транзистора. Необходимо обратить внимание на то, что удельная емкость боковых областей эмиттерного перехода и перехода коллектор — подложка при низкоомном коллекторе значительно больше удельных емкостей торцевых областей (дно перехода). Это различие объясняется различной степенью легирования полупроводниковых материалов, образующих боковые и торцевые области переходов.

В интегральных транзисторах с комбинированной изоляцией коллектора (рис. 4.4.4) торцевая поверхность коллекторной области изолирована от подложки $p-n$ -переходом, а боковая — диэлектриком, что позволяет существенно уменьшить емкость $C_{кп}$.




Рис. 4.4.4. Конструкции интегральных транзисторов с комбинированной изоляцией коллекторов

Транзистор со структурой, представленной на рис. 4.4.4,а, изготавливают по изопланарной технологии. Боковую изоляцию формируют путем локального окисления кремния. Для сокращения длительности локального окисления используют тонкие эпитаксиальные пленки. При формировании базовой области и частично эмиттера диффузия производится как бы в «колодец», образуемый стенками толстого окисла. Это позволяет получить очень малые размеры интегрального транзистора, ликвидировать боковые составляющие емкостей коллекторного и частично эмиттерного переходов и существенно ослабить требования к точности совмещения при выполнении фотолитографических процессов.

Транзисторную структуру, изображенную на рис. 4.4.4,б, формируют с помощью полипланарного процесса. Боковую изоляцию осуществляют пленкой двуоксида кремния, покрывающей поверхность узких канавок, сформированных анизотропным травлением кремния по заданному рисунку. Пластины кремния ориентируют по плоскости 100 для уменьшения ширины канавок, чтобы повысить коэффициент использования площади пластины. Для сглаживания рельефа поверхности пластины канавки заполняют поли-

кристаллическим кремнием. Малая емкость коллекторного перехода обеспечивается также частичным удалением боковой составляющей, так как переход частично выходит на боковую поверхность канавки, покрытую пленкой SiO_2 .

Распределение атомов примесей в рассматриваемых транзисторных структурах такое же, как и в структуре эпитаксиально-планарного транзистора со скрытым n^+ -слоем.

Интегральный биполярный транзистор, изолированный от подложки пленкой диэлектрика (рис. 4.4.5), имеет также однородно легированную коллекторную область со скрытым n^+ -слоем. Конструкция отличается качественной изоляцией коллектора, отсутствием активного воздействия подложки на работу транзистора и малой паразитной емкостью $C_{кп}$.

Интересна и перспективна конструкция транзистора, структура которого изображена на рис. 4.4.6. Этот транзистор формируют так называемым методом КИД

(коллекторная изолирующая диффузия). На поверхность подложки p -типа с предварительно полученным диффузией локальным слоем n^+ -типа наносят базовый эпитаксиальный слой p -типа. С помощью диффузии донорной примеси формируют области n^+ -типа, выделяющие локальные базовые области p -типа. Разделительные области n^+ -типа совместно с сильнолегированным n^+ -слоем образуют коллекторную область транзистора, изолированную от подложки $p-n$ -переходом. Эмиттер формируют диффузией.




Рис. 4.4.5. Конструкция биполярного транзистора, изолированного пленкой диэлектрика

При изготовлении ИС с такими транзисторами сокращается одна операция диффузии, что позволяет уменьшить количество фотшаблонов и увеличить выход годных. Для получения высоких




Рис. 4.4.6. Конструкция транзистора, сформированная методом КИД, и распределение концентраций атомов примесей

усилительных свойств транзистора эпитаксиальный слой должен быть тонкий. Кроме того, в этом случае разделительные области n^+ -типа занимают малую площадь на кристалле (ширина разделительных областей несколько больше удвоенной толщины эпитаксиального слоя), что позволяет получить высокую плотность ком-

поновки ИС. В транзисторе, полученном методом КИД, активная база однородно легирована. С одной стороны, это снижает быстродействие транзистора, с другой — повышается инверсный коэффициент передачи по току и соответственно снижается напряжение насыщения $U_{КЭ\text{ нас}}$. В тонкий поверхностный слой базы диффузией вводят акцепторную примесь $N'_{а6}$ (без маски). Граница этого слоя показана на рис. 4.4.6 штриховой линией. Диффузионный слой необходим для устранения поверхностных инверсных каналов (эпитаксиальный слой высокоомный), сведения к минимуму краевой инжекции эмиттера, снижения эффективной скорости поверхностной рекомбинации из-за тормозящего статического электрического поля. Этот слой не влияет на усилительные свойства транзистора, так как его глубина меньше глубины залегания эмиттера.

Коллекторная область транзистора выполнена из сильнолегированного материала (кремний легирован сурьмой). Область коллектора имеет малое сопротивление $r_{тк}$. Однако такой транзистор характеризуется низким рабочим напряжением $U_{КЭ}$ (около 3 В), и его можно использовать только в схемах с низким питающим напряжением. Рассматриваемая транзисторная структура является перспективной с точки зрения применения ее в цифровых БИС с малым потреблением энергии.

Топология биполярного транзистора оказывает влияние на его динамические параметры и особенности работы при повышенной мощности. От варианта топологии и геометрических размеров областей транзисторной структуры зависят емкости переходов C_a , $C_{кп}$, $C_{кб}$, сопротивления базы r_b и тела коллектора $r_{тк}$. Применяемые варианты топологии транзисторов в упрощенном виде показаны на рис. 4.4.7.

Топология, представленная на рис. 4.4.7,а, наиболее проста. Транзистор с такой топологией, имеющий по одному выводу от




Рис. 4.4.7. Некоторые разновидности топологий интегральных транзисторов

эмиттера, базы и коллектора, характеризуется минимальными размерами базовой и коллекторной областей и, следовательно, минимальными емкостями коллекторного перехода и перехода коллектор — подложка $C_{кп}$. В то же время он имеет повышенные значения сопротивлений r_b и $r_{тк}$.

Транзистор с топологией, показанной на рис. 4.4.7,б, имеет два вывода коллектора. Это позволяет уменьшить сопротивление $r_{тк}$ и, следовательно, напряжение насыщения $U_{КЭ\text{ нас}}$. Наличие двух выводов коллектора иногда позволяет упростить топологию микросхемы. Однако применение двух выводов коллектора ведет к увеличению размеров области коллектора и емкости коллектор — подложка. Транзистор с топологией, изображенной на рис. 4.4.7,в, имеет два вывода базы. Это позволяет уменьшить сопротивление базы, однако в этом случае заметно увеличиваются размеры области базы и соответственно емкость коллекторного перехода, существенно влияющая на длительность фронтов включения и выключения транзисторного ключа. На рис. 4.4.8 показано сечение эпитаксиально-планарного транзистора с соблюдением масштаба. Конструкция транзистора имеет два вывода базы и кольцевой вывод коллектора.




Рис. 4.4.8. Сечение биполярного эпитаксиально-планарного $p-n-p$ -транзистора (без металлизации):

1 — подложка p -типа; 2 — скрытый p^+ -слой коллектора; 3 — коллектор n -типа (эпитаксиальный слой); 4 — разделительный слой p^+ -типа (формируется при разделительной диффузии); 5 — толстый оксид SiO_2 (толщина ~ 1 мкм); 6 — тонкий оксид SiO_2 (0,6 мкм); 7 — база p -типа; 8 — эмиттер p^+ -типа; 9 — коллекторный контакт p^+ -типа

В транзисторах с повышенной мощностью применяется несколько выводов эмиттера и базы (решетка) (рис. 4.4.7,г, д), что позволяет существенно ослабить вытеснение эмиттерного тока к периферии эмиттера.

На рис. 4.4.9 для сравнения приведены ориентировочные габаритные размеры биполярных транзисторов с различным конструктивно-технологическим исполнением [8]. Сравнимые транзисторы имеют простейшую топологию. При разработке топологии принят минимальный размер окна в защитной пленке оксида для диффузии эмиттера 10 мкм. При этом размер окна под контакт выбран равным размеру окна под диффузию. Минимальное рас-

стояние между границами (линиями) областей 5 мкм. Из данных рис. 4.4.9 видно, что применение прогрессивных методов изоляции элементов ИС позволяет почти на порядок уменьшить размеры транзисторов.




Рис. 4.4.9. Габаритные размеры интегральных биполярных транзисторов при различных методах изоляции элементов микросхем:
 а — p^+ -диффузия; б — коллекторная диффузия; в — изоляция окислом (изопланар); г — изоляция V-каналами

Транзисторы с барьером Шотки. Быстродействие ключевого биполярного транзистора в значительной степени определяется длительностью процесса рассасывания заряда неосновных носителей, накопленных в базе и коллекторе при работе транзистора в режиме насыщения, когда коллекторный переход смещен в прямом направлении. Шунтирование коллекторного перехода диодом Шотки позволяет сильно ослабить инжекцию неосновных носителей открытым переходом, так как диод Шотки ограничивает напряжение открытого коллекторного $p-n$ -перехода на уровне 0,4...0,5 В (см. сравнение ВАХ $p-n$ -перехода и барьера Шотки на рис. 4.3.6,г). Накопление заряда неосновных носителей происходит только в области базы в результате инжекции эмиттерного перехода. На рис. 4.4.10 для сравнения показаны эпюры распределения концентраций зарядов неосновных носителей в областях обычного планарного биполярного транзистора (а) и транзистора с диодом Шотки (б) при работе в режиме насыщения.

Параметры транзисторов с диодами Шотки лучше параметров транзисторов, легированных золотом: легирование золотом замет-




Рис. 4.4.10. Распределения концентраций зарядов неосновных носителей, накопленных в областях обычного планарного биполярного транзистора (а) и транзистора с диодом Шотки (б) при работе в режиме насыщения
 1 — эмиттер; 2, 3 — активные области базы и коллектора; 4, 5 — пассивные области коллектора и базы

но снижает коэффициент усиления транзистора $V_{ст}$ за счет уменьшения времени жизни неосновных носителей в области базы. Кроме того, увеличение количества генерационно-рекомбинационных центров внутри эмиттерного перехода существенно уменьшает $V_{ст}$ при малых токах коллектора.

Рассмотрим две конструкции интегральных транзисторов с диодами Шотки, различающиеся способом уменьшения тока насыщения и увеличения пробивного напряжения диодов (рис. 4.4.11). Обе они содержат металлический электрод, перекрывающий коллекторный $p-n$ -переход и образующий барьер Шотки с




Рис. 4.4.11. Конструкции эпитаксиально-планарных транзисторов с диодами Шотки: с охранным кольцом ($p-n$ -переход) (а) и с металлическими закраинами (б)

коллекторной областью и омический контакт с областью базы. Для надежной фиксации потенциала открытого коллекторного $p-n$ -перехода действительная ВАХ диода Шотки должна приближаться к ВАХ идеального барьера. Это обеспечивается качеством технологического процесса и малым сопротивлением объема полупроводникового материала $r_{дш}$ в области контакта металл — полупроводник (см. рис. 4.4.11,б). Падение напряжения на сопротивлении $r_{дш}$, последовательно соединенном с барьером Шотки, спрямляет ВАХ диода. Для уменьшения $r_{дш}$ скрытый n^+ -слой должен охватывать область расположения контакта металл — полупроводник (рис. 4.4.11).

Уменьшению $r_{дш}$ способствует также снижение удельного сопротивления материала коллектора $\rho_{вк}$ и увеличение площади металлического контакта диода Шотки $S_{дш}$. Однако величина $\rho_{вк}$ ограничена снизу условием образования барьера Шотки и напряжением пробоя коллекторного перехода. Барьер Шотки формируется при $\rho_{вк} \geq 0,1 \text{ Ом} \cdot \text{см}$ ($N_{дк} \leq 10^{17} \text{ см}^{-3}$). Для уменьшения ем-

кости диода Шотки $S_{дш}$ желательнее увеличивать ρ_{vk} и уменьшать $S_{дш}$. С увеличением ρ_{vk} также уменьшается емкость коллекторного перехода C_k . Таким образом, требования к ρ_{vk} и $S_{дш}$ исходя из условия обеспечения достаточно малых $r_{дш}$, $r_{тк}$, $C_{дш}$ и C_k противоречивы. Оптимизацией конструкции можно подобрать оптимальные значения ρ_{vk} и $S_{дш}$, при которых обеспечивается минимальная емкость C_k и необходимая ВАХ диода Шотки.

Продольные транзисторы. Продольные транзисторы (рис. 4.4.12) широко используются в качестве активных нагрузок, генераторов тока и для согласования уровней потенциалов в линейных интегральных микросхемах. Изолированная область полупроводника n -типа выполняет роль базы транзистора. Эмиттерную и




Рис. 4.4.12. Структуры продольных $p-n-p$ -транзисторов при изоляции $p-n$ -переходом (а) и пленкой диэлектрика (б)

коллекторную p^+ -область формируют методом диффузии или ионного легирования. Для обеспечения омического контакта между полупроводником n -типа и металлическим выводом базы используют сильнолегированную n^+ -область. Технология изготовления продольных $p-n-p$ -транзисторов полностью совместима с технологией изготовления поперечных $n-p-n$ -транзисторов. В продольных транзисторах носители зарядов переносятся от эмиттера к коллектору вдоль поверхности кристалла.

Упрощенную модель продольного $p-n-p$ -транзистора (рис. 4.4.13, а) условно можно расчлнить на две вертикальные четырехслойные $p-n-n^+-p$ -структуры и горизонтальную трехслойную $p-n-p$ -структуру. Упрощенная схема рассматриваемой модели показана на рис. 4.4.13, б. Транзисторы, выполненные штриховыми линиями, соответствуют паразитным $p-n-n^+-p$ -структурам.

Введем обозначения токов модели: $I_{ба}^{эрг}$ — ток дырок, инжектированных в область активной базы; $I_{эрг}^{ба}$, $I_{эрг}^{бп}$ — горизонтальная и вертикальная составляющие тока дырок, инжектированных в область пассивной базы; $I_{эн}$ — электронный ток эмиттера; $I_{кр}$ — дырочный ток коллектора.

Полезный эффект создает поток дырок, инжектированных в область активной базы. Коэффициент передачи тока продольного транзистора

$$\alpha = \frac{I_{кр}}{I_э} = \frac{I_{кр}}{I_{эрг}^{ба} \frac{I_{эрг}^{ба}}{I_{эрг}^{ба} + I_{эрг}^{бп} + I_{эрг}^{пб} + I_{эн}}} = \beta_{ба} \gamma_{эфф},$$

где $\beta_{ба} = I_{кр} / I_{эрг}^{ба}$ — коэффициент переноса дырок в области активной базы;

$$\gamma_{эфф} = \left[1 + \frac{I_{эрг}^{бп}}{I_{эрг}^{ба}} + \frac{I_{эрг}^{пб}}{I_{эрг}^{ба}} + \frac{I_{эн}}{I_{эрг}^{ба}} \right]^{-1}$$

— эффективный коэффициент инжекции эмиттера.




Рис. 4.4.13. Упрощенные модели (а, б) и эквивалентная схема (в) продольного $p-n-p$ -транзистора

Для повышения эффективности эмиттера в конструкцию продольного транзистора вводят «отражающие» n^+ -области, расположенные в области пассивной базы. За счет этих областей снижаются токи $I_{эрг}^{бп}$, $I_{эрг}^{пб}$. Электронная составляющая тока эмиттера невелика по сравнению с другими составляющими, так как в диффузионном эмиттере существует статическое тормозящее (для электронов) электрическое поле.

Для повышения коэффициента переноса $\beta_{ба}$ используют минимально возможные расстояния между эмиттером и коллектором. В низковольтных транзисторах это расстояние определяется возможностями технологии. При проектировании продольного транзистора расстояние между окнами в окисной пленке $W_{ба}^*$ выбирают с учетом диффузии под эту пленку (см. рис. 4.4.13, б).

Коэффициент передачи α рассматриваемых продольных транзисторов 0,1...0,5. Более высокие значения α имеют транзисторы с замкнутым (кольцевым) коллектором, внутри которого расположен эмиттер. В этом случае практически весь горизонтальный поток дырок экстрагируется коллектором.

В структуре горизонтального $p-n-p$ -транзистора Шотки (рис. 4.4.14) роль коллектора выполняет металлический электрод, образующий барьер Шотки с базовой n -областью. Транзистор с коллек-

тором в виде барьера Шотки имеет практически нулевой инверсный коэффициент передачи тока, так как коллекторный переход не инжектирует неосновные носители, пренебрежимо малое сопротивление тела коллектора и нулевое время пролета через область коллектора, что весьма важно для транзисторов СВЧ.




Рис. 4.4.14. Структура горизонтального $p-n-p$ -транзистора с металлическим коллектором

Торцевые транзисторы. Для повышения быстродействия маломощных ИС разработаны торцевые биполярные транзисторы с малыми емкостями $p-n$ -переходов. Торцевой транзистор на рис. 4.4.15, а сформирован последовательной диффузией атомов ак-




Рис. 4.4.15. Структуры торцевых транзисторов, сформированных методами КНС (а) и ДИАК (б)

цепторных и донорных примесей в островок кремниевой эпитаксиальной пленки, расположенной на поверхности сапфировой подложки (структуры КНС). Неосновные носители, инжектированные торцевой поверхностью эмиттера, переносятся через область базы вдоль границы раздела полупроводник—диэлектрик к торцевой поверхности коллектора. При площадях торцевой части эмиттера $S_э=6$ мкм² и торцевой части коллектора $S_к=30$ мкм² емкости переходов $\sim 0,001$ пФ, что на один-два порядка меньше емкостей переходов других типов интегральных транзисторов.

Рассматриваемый транзистор характеризуется низким значением $V_{ст} \approx 2$. Это объясняется тем, что в полупроводниковой эпитак-

сиальной пленке у поверхности раздела полупроводник—диэлектрик существует большая плотность дислокаций, возникающая из-за различия параметров кристаллических решеток сапфира и кремния. Полупроводниковый материал с высокой плотностью дислокаций имеет малое время жизни неосновных носителей, а транзистор, сформированный на основе такого материала, обладает малым коэффициентом переноса неосновных носителей в области базы. Значительно лучшими электрическими параметрами характеризуются торцевые транзисторы, сформированные методом ДИАК. Поперечная структура и топология такого транзистора показаны на рис. 4.4.15, б. Такой транзистор имеет $V_{ст} \geq 100$ при $I_к \approx 50$ нА...1 мкА.

§ 4.5. Физические процессы в МДП-транзисторах

Интегральные транзисторы со структурой металл—диэлектрик—полупроводник (МДП) широко применяются в цифровых интегральных схемах. Интегральные схемы на МДП-транзисторах характеризуются высокой плотностью элементов, малой мощностью рассеяния, высокой помехоустойчивостью и низкой стоимостью. На основе МДП-транзисторов создаются сложные БИС для преобразования и хранения информации с числом элементов несколько десятков тысяч.

Типовые структуры МДП-транзисторов показаны на рис. 4.5.1. В приповерхностном слое полупроводниковой подложки методом локальной диффузии или ионного легирования формируют исток (И) и сток (С) МДП-транзистора, изолированные от подложки $p-n$ -переходами. Между истоком и стоком технологическим путем




Рис. 4.5.1. Структуры и условные обозначения МДП-транзисторов: со встроенными n - (а) и p -каналом (б), с индуцированными n - (в) и p -каналом (г): И — исток, З — затвор, С — сток, П — подложка

или с помощью поперечного электрического поля, сосредоточенного в пространстве между полупроводником и затвором, формируют проводящий канал. Тип носителей тока в канале (электроны или дырки) соответствует типу проводимости полупроводникового материала истока и стока. В зависимости от типа носителей тока в канале различают МДП-транзисторы с n -каналом (рис. 4.5.1, а, в) и p -каналом (рис. 4.5.1, в, г).

МДП-транзисторы, в которых тонкий n - или p -канал сформирован технологическим путем (ионное легирование), называются транзисторами со встроенным каналом (рис. 4.5.1, а, б). Система затвор—диэлектрик—полупроводниковый канал подобна конденсатору, в котором поверхностная плотность свободного заряда, определяющего проводимость канала, зависит от величины и направления электрического поля в диэлектрике. В МДП-транзисторах со встроенным каналом под действием управляющего поперечного электрического поля, создаваемого напряжением на затворе, осуществляется модуляция проводимости канала и соответственно управление током, протекающим по каналу между истоком и стоком. Так, если в МДП-транзисторе с n -каналом (рис. 4.5.1, а) к затвору относительно канала приложено положительное напряжение, то канал обогащается электронами и увеличивается проводимость канала (режим обогащения). Наоборот, при отрицательном напряжении на затворе в канале у границы раздела Si—SiO₂ наблюдается обеднение электронами и проводимость канала уменьшается (режим обеднения). В МДП-транзисторе с p -каналом (рис. 4.5.1, б) в зависимости от полярности напряжения на затворе наблюдается обогащение ($U_3 < 0$) или обеднение ($U_3 > 0$) канала дырками.

МДП-транзисторы, в которых проводящий канал устанавливается под действием поперечного электрического поля между затвором и подложкой, называются транзисторами с индуцированным каналом (рис. 4.5.1, в, г). Такие транзисторы работают только в режиме обогащения. Для образования индуцированного канала в n -канальном транзисторе на затворе подается положительное напряжение. Поверхность полупроводника обогащается электронами и обедняется дырками. При вполне определенном напряжении на затворе происходит инверсия проводимости приповерхностного слоя полупроводника p -типа и между истоком и стоком устанавливается n -канал. Проводимость канала модулируется изменением напряжения на затворе. В МДП-транзисторе с индуцированным p -каналом для образования канала на затвор подается вполне определенное отрицательное напряжение. При этом приповерхностная область подложки обедняется электронами и обогащается дырками — образуется инверсионный p -слой. В интегральных схемах МДП-транзисторы с индуцированными каналами обычно выполняют роль управляющих ключей, а МДП-транзисторы со встроенными каналами — активных нагрузок.

В ранних разработках ИС наиболее широко использовались МДП-транзисторы с p -каналом, так как технологически более про-

сто контролировать (поддерживать в заданных пределах) параметры этих транзисторов. Дело в том, что в процессе производства транзисторов в приповерхностном слое диэлектрика SiO₂ формируется встроенный положительный заряд независимо от типа канала. Этот заряд оказывает существенное влияние на условия образования канала. В транзисторах с индуцированным p -каналом связанный положительный заряд вызывает обогащение поверхности полупроводника электронами (аккумуляция электронов) и лишь несколько повышает отрицательное напряжение на затворе, при котором формируется инверсионный дырочный слой. В транзисторах с индуцированным n -каналом связанный положительный заряд, наоборот, уменьшает положительное напряжение на затворе, при котором образуется n -канал. При большом связанном положительном заряде может образоваться встроенный n -канал. Для предотвращения образования встроенного канала и стабилизации условий его образования требуется высокая культура производства микросхем с n -канальными МДП-транзисторами и пооперационный контроль в процессе производства.

В последнее время в ИС и БИС широко применяются n -канальные МДП-транзисторы, характеризующиеся повышенным быстродействием. Быстродействие МДП-транзисторов определяется скоростью дрейфа носителей тока в канале $v_{др} = \mu E$ и процессами заряда и разряда паразитных емкостей полупроводниковой структуры. Электроны имеют значительно большую подвижность, чем дырки.

Рассмотрим более подробно физические процессы в n -канальном МОП-транзисторе. На рис. 4.5.2 представлены идеализированная структура (пренебрегается влиянием связанного заряда в диэлектрике) МОП-транзистора, зонные энергетические диаграммы и распределение плотности зарядов в этой структуре для различных условий на затворе с целью иллюстрации влияния потенциала затвора на поверхностный потенциал полупроводника и условия образования инверсионного слоя. Здесь приняты следующие обозначения: $\varphi_{мо}$, $\varphi_{по}$ — высоты потенциальных барьеров на границах металл—окисел и полупроводник—окисел; $\varphi_{пов}$ — потенциал поверхности полупроводника, отсчитываемый относительно потенциала середины запрещенной зоны; φ_F — потенциал Ферми. Напряжение между затвором и подложкой $U_{зп}$ равно потенциалу затвора U_3 относительно заземленной подложки. В качестве металла затвора наиболее широко применяется алюминий. Для системы Al—SiO₂ $\varphi_{мо} \approx 3,2$ В. Высота барьера на границе Si—SiO₂ не зависит от степени легирования и ориентации кристалла и равна $\varphi_{по} \approx 3,25$ В.

При $U_3 = 0$ уровень Ферми постоянен во всей системе (рис. 4.5.2, а). В этом случае справедливо соотношение для потенциалов

$$\varphi_{мо} + \varphi_{оо} = \varphi_{по} - \varphi_{пово} + \frac{\Delta \varphi}{2q} + \varphi_F, \quad (4.5.1)$$




Рис. 4.5.2. Энергетические диаграммы и распределение концентраций зарядов в МОП-структуре при отсутствии пространственного заряда в диэлектрике и разных потенциалах затвора:

а) $U_3 = 0$; б) $U_3 = \varphi_{кмп} < 0$; в) $U_3 < 0, |U_3| > |\varphi_{кмп}|$; г) $U_3 > U_{3пор}$

где $\varphi_{00}, \varphi_{пов0}$ — падение потенциала на диэлектрике (окисле) и потенциаль поверхности полупроводника при $U_3 = 0$. Изгиб энергетических зон у поверхности полупроводника происходит под действием контактной разности потенциалов металл—полупроводник:

$$\varphi_{кмп} = \varphi_{м0} - (\varphi_{п0} + \Delta \mathcal{E}/2q + \varphi_F). \quad (4.5.2)$$

Из (4.5.1) и (4.5.2) следует: $\varphi_{кмп} = -(\varphi_{00} + \varphi_{пов0})$. Падение потенциала происходит на диэлектрике толщиной d_d и слое отрицательного объемного заряда в полупроводнике $h_{опз} = x_{опз}$. В табл. 4.5.1 приведены значения $\varphi_{кмп}$ для полупроводников n - и p -типов с различной концентрацией атомов примесей. Из таблицы видно, что $\varphi_{кмп}$ в p -канальных приборах (подложка n -типа) мало, и во многих случаях при анализе характеристик полевых транзисторов не учитывается.

Таблица 4.5.1

Зависимость контактной разности потенциалов металл—полупроводник $\varphi_{кмп}$ от степени легирования полупроводника (металл—алюминий)

Концентрация атомов примеси в Si, см ⁻³	$\varphi_{кмп}$, В	
	Al-SiO ₂ -n-Si	Al-SiO ₂ -p-Si
10 ¹⁴	-0,36	-0,82
10 ¹⁵	-0,30	-0,88
10 ¹⁶	-0,24	-0,94
10 ¹⁷	-0,18	-1,00

Условие равенства нулю полного заряда в рассматриваемой системе $\Sigma Q = 0$ обеспечивается положительным зарядом затвора, равным по абсолютному значению заряду ОПЗ (области пространственного заряда). Для осуществления условия плоских зон необходимо на затвор подать отрицательный потенциал $U_3 = \varphi_{кмп} < 0$.

Зонная диаграмма для $U_3 = \varphi_{кмп}$ показана на рис. 4.5.2, б. Объемная плотность заряда во всех областях структуры равна нулю. Дальнейшее повышение отрицательного потенциала на затворе структуры вызывает аккумуляцию дырок у поверхности раздела Si—SiO₂ (рис. 4.5.2, в).

Для обогащения приповерхностной области полупроводника электронами на затвор структуры необходимо подать положительный потенциал. При $\varphi_{пов} \geq \varphi_F$ формируется инверсионный слой, образующий канал n -типа между истоком и стоком (рис. 4.5.2, г). Канал обладает достаточной проводимостью, если концентрация индуцированных электронов превышает концентрацию атомов акцепторной примеси (электронная проводимость сравнима с собственной дырочной).

Учитывая известные соотношения для концентраций носителей заряда в легированных полупроводниках

$$\begin{aligned} n_p(0) &= n_{p0} \exp(\Phi_{\text{пов}}/\Phi_T); \\ n_{p0} &= n_i \exp(-\Phi_F/\Phi_T); \\ N_a &\approx p_{p0} = n_i \exp(\Phi_F/\Phi_T), \end{aligned} \quad (4.5.3)$$

из соотношения $n_p(0) \geq N_a \approx p_{p0}$ получим условие образования достаточно проводящего канала

$$\Phi_{\text{пов}} \geq 2\Phi_F. \quad (4.5.4)$$

При $T=293 \text{ K}$, $N_a=10^{16} \text{ см}^{-3}$, $n_i=6,55 \cdot 10^9 \text{ см}^{-3}$ из (4.5.3) и (4.5.4) следует: $\Phi_{\text{пов}} \geq 2\Phi_T \ln(N_a/n_i) \approx 0,72 \text{ В}$. Зонная диаграмма для $U_3 > 0$ и $\Phi_{\text{пов}} \approx 2\Phi_F$ изображена на рис. 4.5.2, г. Потенциал (напряжение) затвора, соответствующее условию $\Phi_{\text{пов}} \approx 2\Phi_F$, называется пороговым $U_{3\text{пор}}$. Из распределения зарядов в подложке видно, что канал изолирован от подложки слоем отрицательного объемного заряда акцепторов, имеющим толщину $h_{\text{опз}} = x_{\text{опз}} - x_{\text{кан}}$.

Ненасыщенные связи на поверхности полупроводника и различные примеси в окисной пленке образуют встроенный заряд, существенно влияющий на пороговое напряжение. Рассмотрим зонную диаграмму и распределение заряда в областях МОП-структуры с положительным пространственным зарядом Q_d в диэлектрике при нулевом потенциале затвора (рис. 4.5.3). Положительный заряд Q_d индуцирует электроны в приповерхностной области полупроводника. Для образования инверсионного слоя требуется меньший положительный потенциал затвора по сравнению со случаем $Q_d \approx 0$ (идеализированная модель). Если используется высокоомная подложка p -типа, то положительный пространственный заряд диэлектрика оказывается достаточным для образования встроенного канала при $U_3 = 0$. Для устранения этого явления при изготовлении n -канальных МОП-транзисторов используются сравнительно сильнолегированные подложки с $N_a \approx 5 \cdot 10^{16} \text{ см}^{-3}$ ($\rho_V \approx 0,5 \text{ Ом} \cdot \text{см}$).

При рассмотрении распределения зарядов в областях МОП-транзистора при различных напряжениях затвора и стока относительно истока (рис. 4.5.4) необходимо обратить внимание на то, что при приложении к затвору напряжения $U_3 > U_{3\text{пор}}$ канал формируется вследствие инжекции электронов из истока (n^+ -область) прямосмещенным p - n -переходом, так как поверхность p -подложки имеет положительный потенциал $\Phi_{\text{пов}} \approx 2\Phi_F \approx 0,72 \text{ В}$ относительно истока. При положительном потенциале стока $U_C > 0$ по каналу от стока к истоку протекает ток. Канал и объемный заряд в подложке имеют переменное сечение, что обусловлено изменением разности потенциалов затвор—канал и канал—подложка по длине канала. У стока минимальная толщина канала и максимальная толщина слоя объемного заряда. Распределение зарядов показано на рис. 4.5.4, в, соответствует небольшим напряжениям стока $U_C < U_3 - U_{3\text{пор}}$. При $U_C = U_3 - U_{3\text{пор}}$, т. е. при $U_3 -$

$U_C = U_3$ пор, происходит перекрытие канала у стока коротким и толстым слоем объемного заряда с высокой продольной составляющей электрического поля (рис. 4.5.4, г). Этот участок канала МОП-транзистора подобен коллекторному переходу биполярного транзистора, в котором носители тока переносятся дрейфом в электрическом поле объемного заряда. Распределение зарядов в МОП-транзисторе при $U_C > U_3 - U_{3\text{пор}}$ показано на рис. 4.5.4, г.




Рис. 4.5.3. Энергетическая диаграмма и распределение концентрации зарядов в МОП-структуре при наличии пространственного заряда в диэлектрике

Рис. 4.5.4. Распределение концентрации зарядов в областях МОП-транзистора: а) $U_3 = U_C = 0$; б) $U_3 > U_{3\text{пор}}$, $U_C = 0$; в) $U_3 > U_{3\text{пор}}$, $U_C > 0$; г) $U_3 > U_{3\text{пор}}$, $U_C > U_3 - U_{3\text{пор}}$

§ 4.6. Вольт-амперные характеристики и статические параметры МДП-транзисторов

Рассмотрим структуру МДП-транзистора, изображенную на рис. 4.6.1. Канал имеет длину $L_{\text{кан}}$. Затвор несколько перекрывает области истока и стока для гарантированного формирования канала во всем промежутке исток—сток. Ширина затвора $B_{\text{кан}}$ определяет ширину канала. Начало координат расположено в точке 0, лежащей на границе раздела полупроводник—диэлектрик у истока. Все потенциалы в структуре отсчитываются от потенциала ис-

тока. В этом случае напряжения между затвором и истоком $U_{ЗИ}$, стоком и истоком $U_{СИ}$, подложкой и истоком $U_{ПИ}$ равны потенциалам U_3 , U_C , U_{II} соответственно. Падение напряжения в канале на участке длиной y обозначим $U_{кан}(y)$. Потенциал канала в сечении y равен

$$\Phi_{кан}(y) = \Phi_{лов} + U_{кан}(y) \approx 2\Phi_F + U_{кан}(y).$$

При $y=0$ и $y=L_{кан}$ потенциалы канала равны соответственно

$$\Phi_{кан}(0) \approx \Phi_{лов} \approx 2\Phi_F; \quad \Phi_{кан}(L_{кан}) \approx \Phi_{лов} + U_C.$$

При выводе уравнения вольт-амперных характеристик сделаем ряд упрощающих допущений: 1) подвижность электронов в канале постоянна и не зависит от уровня продольного электрического по-




Рис. 4.6.1. Модель n -канального МДП-транзистора

ля; 2) ток через подложку отсутствует; 3) изменение толщины канала вдоль y мало; 4) в канале существует только продольное электрическое поле $E(y)$, а в диэлектрике (SiO_2) и ОПЗ — поперечное поле $E_x(y)$; 5) объем полупроводниковой подложки за пределами ОПЗ электрически нейтрален; 6) плотность пространственного заряда диэлектрика Q_d вдоль канала постоянна.

Ток в канале определяется известным соотношением

$$I_{кан} = B_{кан} \int_0^{x_{кан}} \mathbf{j}(x, y) dx, \quad (4.6.1)$$

где $\mathbf{j}(x, y)$ — плотность тока; $x_{кан}$ — толщина канала. Так как инверсионный слой очень тонкий, то будем считать плотность тока не зависящей от координаты x , т. е. $\mathbf{j}(x, y) \approx \mathbf{j}(y)$. Учитывая, что

$$\mathbf{j}(y) = q \mu_n n E(y) = -q \mu_n n (d\Phi_{кан}(y)/dy),$$

из (4.6.1) получаем

$$I_{кан} = -\mu_n B_{кан} Q_{кан}(y) \frac{d\Phi_{кан}(y)}{dy}, \quad (4.6.2)$$

где $Q_{кан}(y) = \int_0^{x_{кан}} qndx$ — заряд на единицу площади канала в плоскости, параллельной затвору (поверхностная плотность заряда). Плотность заряда в канале определим из условия равенства нулю плотности полного заряда системы:

$$Q_a(y) + Q_{кан}(y) + Q_{ОПЗ}(y) + Q_d = 0,$$

где $Q_a(y)$ — плотность свободного заряда на поверхности затвора, обращенной к диэлектрику; $Q_{ОПЗ}(y)$ — плотность объемного заряда слоя ОПЗ толщиной $h_{ОПЗ}(y) = x_{ОПЗ} - x_{кан}$ (см. рис. 4.5.2, з). Следовательно,

$$Q_{кан}(y) = -[Q_a(y) + Q_{ОПЗ}(y) + Q_d]. \quad (4.6.3)$$

Используя интегральную форму закона Гаусса, найдем поверхностную плотность свободного заряда затвора с учетом того, что из-за контактной разности потенциалов $\Phi_{кмп} = -(0,8 \dots 1,0)$ В создается положительный заряд затвора при $U_3 = 0$

$$Q_a(y) = \epsilon_0 \epsilon_d E_{dx}(y) = \frac{[U_3 - \Phi_{кмп} - \Phi_{кан}(y)]}{d_d} \epsilon_0 \epsilon_d = C_{0д} [U_3 - \Phi_{кмп} - \Phi_{кан}(y)], \quad (4.6.4)$$

где ϵ_d — относительная диэлектрическая проницаемость диэлектрика МДП-структуры (для SiO_2 $\epsilon_d = 12$); $E_{dx}(y)$ — поперечная составляющая электрического поля в диэлектрике, зависящая от координаты y ; $C_{0д} = \epsilon_0 \epsilon_d / d_d$ — удельная емкость структуры затвор-канал; d_d — толщина диэлектрика.

Плотность объемного заряда ОПЗ

$$Q_{ОПЗ}(y) = -q |N_a| h_{ОПЗ}(y). \quad (4.6.5)$$

Толщина ОПЗ может быть определена путем двойного интегрирования уравнения Пуассона:

$$d^2 \Phi / dx^2 = -\rho(x) / \epsilon_0 \epsilon_{п} \quad (4.6.6)$$

при граничных условиях

$$\begin{aligned} \Phi(x) |_{x=x_{кан}} &= \Phi_{кан}(y); \\ \Phi(x) |_{x=x_{ОПЗ}} &= U_{II}; \end{aligned} \quad (4.6.7)$$

$$\left. \frac{d\Phi}{dx} \right|_{x=x_{ОПЗ}} = -E_{ОПЗ}(x) |_{x=x_{ОПЗ}} = 0,$$

где $\rho(x) = -q |N_a|$; $\epsilon_{п}$ — относительная диэлектрическая проницаемость материала подложки; $E_{ОПЗ}(x)$ — напряженность электрического поля в ОПЗ.

Из выражений (4.6.5) — (4.6.7) следует

$$\begin{aligned} h_{ОПЗ}(y) &= \sqrt{\frac{2 \epsilon_0 \epsilon_{п}}{q |N_a|} [\Phi_{кан}(y) - U_{II}]}; \\ Q_{ОПЗ}(y) &= -\sqrt{2 \epsilon_0 \epsilon_{п} q |N_a|} [\Phi_{кан}(y) - U_{II}]. \end{aligned} \quad (4.6.8)$$

Подставляя (4.6.4) и (4.6.8) в (4.6.3), получаем

$$Q_{\text{кан}}(y) = -C_{\text{од}} \{ [U_3 - \varphi_{\text{кмп}} - 2\varphi_F - U_{\text{кан}}(y)] + \frac{Q_d}{C_{\text{од}}} - \sqrt{\frac{2q|N_a|\epsilon_0\epsilon_{\text{п}}}{C_{\text{од}}^2} [U_{\text{кан}}(y) + 2\varphi_F - U_{\text{п}}]} \}. \quad (4.6.9)$$

Из выражения (4.6.9) можно определить пороговое напряжение U_3 пор при низких значениях напряжения стока $U_C \rightarrow 0$, положив $Q_{\text{кан}}(y) \approx 0$, $U_{\text{кан}}(y) = 0$, что соответствует условию прекращения тока в канале,

$$U_3 \text{ пор} = \varphi_{\text{кмп}} + 2\varphi_F - \frac{Q_d}{C_{\text{од}}} + \sqrt{\frac{2q\epsilon_0\epsilon_{\text{п}}|N_a|}{C_{\text{од}}^2} (2\varphi_F - U_{\text{п}})}. \quad (4.6.10)$$

Выражение (4.6.10) показывает влияние контактной разности потенциалов $\varphi_{\text{кмп}}$, пространственного заряда в диэлектрике Q_d , степени легирования полупроводниковой подложки N_a и потенциала подложки $U_{\text{п}} \leq 0$ на пороговое напряжение. Пороговое напряжение сильно зависит также от удельной емкости $C_{\text{од}}$. Для уменьшения U_3 пор применяется тонкий диэлектрик. Минимальная толщина диэлектрика ограничивается технологическими возможностями и допустимым напряжением пробоя.

После подстановки (4.6.10) в (4.6.2), разделения переменных y и $U_{\text{кан}}(y)$ и интегрирования левой части полученного уравнения в пределах от 0 до $L_{\text{кан}}$, а правой части от 0 до U_C с учетом того, что ток $I_{\text{кан}}$ постоянен по длине канала, получим следующее выражение для выходных вольт-амперных характеристик МДП-транзистора:

$$I_C = \frac{C_{\text{од}} \mu_n B_{\text{кан}}}{L_{\text{кан}}} \left\{ U_C (U_3 - U^*) - \frac{U_C^2}{2} - \frac{2}{3} \left(\frac{2|N_a|q\epsilon_0\epsilon_{\text{п}}}{C_{\text{од}}^2} \right)^{1/2} [(U_C - U_{\text{п}} + 2\varphi_F)^{3/2} - (2\varphi_F - U_{\text{п}})^{3/2}] \right\}. \quad (4.6.11)$$

где $U^* = \varphi_{\text{кмп}} + 2\varphi_F - Q_d/C_{\text{од}}$.

Из (4.6.10) видно, что пороговое напряжение U_3 пор $\approx U^*$ при низких концентрациях атомов примеси в подложке N_a и высокой емкости $C_{\text{од}}$. Эти условия обычно выполняются в конструкциях МДП-транзисторов микросхем. Выражение (4.6.11) получено в предположении $U_{\text{п}} = 0$. Если $U_{\text{п}} \neq 0$, то в это выражение необходимо подставлять вместо U_3 , U_C и $U_{\text{п}}$ соответственно $U_3 - U_{\text{п}}$, $U_C - U_{\text{п}}$ и $U_{\text{п}} - U_{\text{п}}$. Из выражения (4.6.11) видно, что возможно двойное управление током стока изменением потенциалов затвора U_3 или подложки $U_{\text{п}}$ относительно потенциала истока. В n -канальном МДП-транзисторе управляющий потенциал подложки должен быть ниже потенциала истока для поддержания запятого состояния p - n -перехода исток-подложка ($U_{\text{п}} < 0$ при $U_{\text{и}} = 0$). При высокой емкости $C_{\text{од}}$ и невысокой степени легирования подложки выражение (4.6.11) можно упростить:

$$I_C \approx \frac{C_{\text{од}} \mu_n B_{\text{кан}}}{L_{\text{кан}}} \left[U_C (U_3 - U_3 \text{ пор}) - \frac{U_C^2}{2} \right]. \quad (4.6.12)$$

Выходные вольт-амперные характеристики $I_C = F(U_3, U_C)$ n -канального МДП-транзистора со встроенным и с индуцированным каналом представлены на рис. 4.6.2. Характеристики имеют два характерных участка, разделенных штриховой кривой: крутой и пологий. Выражения (4.6.11), (4.6.12) описывают крутой участок




Рис. 4.6.2. Выходные вольт-амперные характеристики МДП-транзисторов $I_C = F(U_C, U_3)$ при $U_{\text{п}} = 0$ для встроенного (а) и индуцированного (б) канала n -типа

ВАХ МДП-транзистора, когда отсутствует перекрытие канала по всей его длине. Это условие выполняется для $U_3 - U_C > U_3$ пор или, $0 < U_C < U_3 - U_3$ пор. При $U_C = U_3 - U_3$ пор $= U_{\text{нас}}$ происходит перекрытие канала у стока (режим насыщения), ток достигает максимального уровня $I_{\text{нас}}$ при заданном напряжении затвора. Ток насыщения n -канального МОП-транзистора определяется соотношением

$$I_{\text{нас}} = \frac{C_{\text{од}} \mu_n B_{\text{кан}}}{2L_{\text{кан}}} (U_3 - U_3 \text{ пор})^2. \quad (4.6.13)$$

Штриховые кривые на рис. 4.6.2 соответствуют этому уравнению. Уравнение (4.6.13) используется для определения параметров МДП-транзистора в режиме насыщения при $U_C \geq U_3 - U_3$ пор.

Передачные характеристики $I_C = F(U_3) |_{U_C \geq U_{\text{нас}}}$ рассматриваемых МДП-транзисторов показаны на рис. 4.6.3. Ток стока равен нулю при $U_3 = U_3$ пор (U_3 пор $\approx +5$ В при индуцированном канале и U_3 пор ≈ -4 В при встроенном канале).

Усилительные свойства МДП-транзистора определяются крутизной его характеристики $I_C = F(U_3)$ в области насыщения:

$$S = \frac{\partial I_C}{\partial U_3} \Big|_{U_C = U_3 - U_3 \text{ пор}} = \frac{C_{\text{од}} \mu_n B_{\text{кан}}}{L_{\text{кан}}} U_{\text{нас}}. \quad (4.6.14)$$

Из выражения (4.6.14) видно, что для увеличения крутизны S необходимо уменьшать толщину окисла, длину канала $L_{\text{кан}}$ и уве-

личивать ширину канала $B_{\text{кан}}$. Приборы с большой крутизной должны иметь широкий канал.

Быстродействие МДП-транзистора определяется временем пролета носителей тока в канале и длительностью процессов заряда и разряда паразитных емкостей как самого транзистора, так и емкостей других элементов микросхемы (нагрузка, пленочный монтаж и др.).




Рис. 4.6.3. Передаточные вольт-амперные характеристики МОП-транзисторов со встроенным (1) и с индусированным (2) каналом n -типа

Чтобы уменьшить время пролета и емкости затвор—канал $C_{з\text{ кан}}$ и канал—подложка $C_{\text{кан п}}$ стремятся уменьшить длину канала $L_{\text{кан}}$. Необходимо обратить внимание на то, что малая емкость $C_{з\text{ кан}} = C_{0\text{ д}} L_{\text{кан}} B_{\text{кан}}$ должна быть обеспечена при достаточно большой удельной емкости $C_{0\text{ д}} = \epsilon_0 \epsilon_{\text{д}} / d_{\text{д}}$ структуры, определяющей статические параметры МДП-транзистора. Минимальная длина канала низковольтных МДП-транзисторов ($U_{\text{с}} \leq 10\text{ В}$)

определяется технологическими возможностями и составляет примерно 5 мкм. При больших напряжениях стока возможен пробой промежутка исток—сток через область объемного заряда стока, простирающуюся до самого истока.

§ 4.7. Основные конструктивно-технологические разновидности МОП-транзисторов

МОП-транзистор с алюминиевым затвором. Конструкция такого транзистора является наиболее простой (рис. 4.7.1). Под алюминиевым затвором находится тонкий окисел кремния ($d_{\text{д}} \approx 0,05 \dots 0,2\text{ мкм}$). За пределами МОП-транзистора кремниевая подложка покрыта толстым окислом ($\sim 1,5\text{ мкм}$) для уменьшения паразитной емкости сигнальных шин, снижения брака из-за проколов в окисле, повышения порогового напряжения паразитных МОП-транзисторов, образующихся на участках прохождения алюминиевых шин над диффузионными шинами питания и заземления. Рассмотрим топологию МОП-транзистора с учетом изменения геометрических размеров элементов в процессе изготовления микросхемы (рис. 4.7.2). Здесь $L_{\text{кан}} = L_{\text{кан т}} - 2x_{\text{ф}} - 1,6x_{\text{р-п}}$; $B_{\text{кан}} = B_{\text{кан т}} + 2x_{\text{ф}}$, где $L_{\text{кан т}}$, $B_{\text{кан т}}$ — топологические (закладываемые в фотошаблон) размеры канала; $x_{\text{р-п}}$ — глубина p — n -перехода диффузионных областей истока и стока; $0,8x_{\text{р-п}}$ — глубина боковой диффузии; $x_{\text{ф}} \approx 1,0 \dots 1,3\text{ мкм}$ — изменение размеров на операциях фотолитографии и травления; $L_{\text{диф т}}$, $B_{\text{диф т}}$ — топологические размеры областей истока и стока, формируемых диффузией или ионной имплантацией.

Длина алюминиевого затвора делается несколько больше длины промежутка исток—сток для уверенного формирования канала на протяжении всего этого промежутка. В областях взаимного перекрытия $L_{\text{пер}}$ затвора с истоком и стоком образуются паразитные емкости $C_{\text{зи}}$ и $C_{\text{зс}}$. Наибольшее влияние на быстродействие логических элементов на МОП-транзисторах оказывает проходная емкость $C_{\text{зс}}$, которая выполняет роль элемента параллельной обратной связи в транзисторном инверторе.

МОП-транзисторы с поликремниевым и молибденовым затворами. Для уменьшения емкостей перекрытия $C_{\text{зи}}$ и $C_{\text{зс}}$ используются конструкции с самосовмещенным затвором относительно внутренних границ истока и стока, в которых затвор изготавливается из легированного поликристаллического кремния или молибдена (рис. 4.7.3 и 4.7.4). Там же изображены фрагменты, раскрывающие сущность технологии, позволяющей осуществить само-




Рис. 4.7.1. Структура n -канального МОП-транзистора с алюминиевым затвором:

1 — подложка p -типа; 2, 7 — алюминиевые выводы стока и истока; 3, 6 — диффузионные n^+ -области стока и истока; 4 — алюминиевый затвор; 5 — тонкий окисел; 8 — область соединения истока с подложкой; 9 — защитный диод; 10 — n^+ -область (катод) защитного диода; 11 — толстый окисел

совмещение затвора с истоком и стоком. Молибден и поликристаллический кремний — высокотемпературные материалы, способные выполнять роль защитной маски при диффузии ($T > 1100^\circ\text{С}$).




Рис. 4.7.2. Топология интегрального МОП-транзистора. Штриховыми линиями показаны изменения размеров после проведения основных технологических операций

Диффузия из парогазовой смеси или твердого диффузанта ограничена со стороны затвора слоем поликристаллического кремния (рис. 4.7.3) или молибдена (рис. 4.7.4). Длину диффузионной области под затвором (длина перекрытия) определяет толщиной

диффузионного слоя. Очень малое проникновение атомов примесей под затвор наблюдается при ионном легировании. Так как ионное легирование не позволяет получить малое сопротивление областей истока и стока (необходимо малое сопротивление шин, качественный контакт к высокоомному слою и т. п.); то обычно используют




Рис. 4.7.3. Структура МОП-транзистора с поликремниевым затвором: 1 — подложка p -типа; 2, 3 — диффузионные n^+ -области истока и стока; 4, 5, 7 — алюминиевые выводы истока, затвора и стока; 6 — поликремниевый затвор; 8 — поликремниевая сигнальная шина (1-й коммутационный слой); 9 — алюминиевая шина (2-й коммутационный слой); — — границы слоя поликремния до травления




Рис. 4.7.4. Структура МОП-транзистора с молибденовым затвором: 1 — подложка p -типа; 2, 4 — диффузионные n^+ -области стока и истока; 3, 5 — тонкий и толстый окисел; 6 — молибденовая шина (1-й коммутационный слой); 7 — алюминиевая шина (2-й коммутационный слой); 8, 11 — алюминиевые выводы истока и стока; 9 — слой боросиликатного стекла; 10 — молибденовый затвор

комбинацию ионного легирования и диффузии (рис. 4.7.5). МОП-транзисторы с самосовмещенными кремниевыми и молибденовыми затворами имеют следующие преимущества по сравнению с транзисторами, имеющими алюминиевый затвор: высокое быстро-




Рис. 4.7.5. Структуры МОП-транзисторов с индуцированными и встроенными каналами, истоки и стоки которых сформированы комбинацией диффузии и ионного легирования:

1 — подложка p -типа; 2 — диффузионная n^+ -область истока; 3 — ионнолегированная n^+ -область истока; 4 — встроенный ионнолегированный n -канал; 5, 7, 8, 10, 11 — алюминиевые выводы истоков, стоков и затворов; 6, 9 — поликремниевые затворы

действие; малые размеры, что позволяет повысить плотность компоновки и выход годных микросхем в процессе производства; низкие пороговые напряжения (до 0,5 В), что позволяет снизить напряжение питания, потребляемую мощность и повысить быстродействие, сочетать биполярные и МДП-транзисторы на одном кри-

сталле. Хорошая защита канала и подзатворного окисла при технологических операциях способствует улучшению повторяемости и стабильности параметров.

D-МОП и V-МОП-транзисторы. Структуры D-МОП- и V-МОП-транзисторов изображены на рис. 4.7.6. Там же для сравнения представлена структура обычного n -канального МОП-транзистора.






Рис. 4.7.6. Структуры МОП-(а), D-МОП-(б) и V-МОП-транзисторов (в)

В структуре D-МОП-транзистора область p -типа и истоковая область n^+ -типа формируются последовательной диффузией акцепторной и донорной примесей в одно и то же окно в окисной пленке. Толщина p -области практически равна толщине базы биполярного транзистора ($L_{кан} \approx 0,4 \dots 2$ мкм). Активная область канала

D-МОП-транзистора с длиной $L_{\text{кан}}$ образуется у границы раздела p -области и подзатворного окисла.

При нормальных смещениях ($U_c > U_{c \text{ нас}}$) электроны инжектируются из короткого канала в пристоктовую область пространственного заряда (ОПЗ) и из-за дрейфа в электрическом поле переносятся к n^+ -области стока. Подобная область дрейфа существует и в обычном МОП-транзисторе при $U_c > U_{c \text{ нас}}$ (см. рис. 4.7.6, а).

Отличительной особенностью конструкции D-МОП-транзистора является также то, что затвор не совмещается с n^+ -областью стока (см. рис. 4.7.6, б), как это делается в обычном МОП-транзисторе для образования сквозного канала между истоком и стоком (см. рис. 4.7.6, а). Такая конструкция D-МОП-транзистора имеет малую проходную емкость $C_{зс}$ и высокое рабочее напряжение стока.

Короткий канал и малая проходная емкость позволили увеличить быстродействие ИС с D-МОП-транзисторами в 5 раз при технологических ограничениях, характерных для ИС на обычных МОП-транзисторах. При использовании p -подложек обеспечивается изоляция D-МОП-транзисторов в полупроводниковых ИС (см. рис. 4.7.7).




Рис. 4.7.7. Структура эпитаксиально-планарного D-МОП-транзистора: 1, 7 — диффузионные n^+ -области истока и стока; 2, 3, 5 — алюминиевые выводы истока, стока и затвора; 4 — тонкий окисел; 6 — p -область разделительной диффузии; 8 — эпитаксиальная n^- -область стока; 9 — подложка p -типа; 10 — диффузионная область, определяющая длину канала $L_{\text{кан}}$

Рис. 4.7.8. Структура МОП-транзистора на диэлектрической (сапфировой) подложке:

1 — диэлектрическая подложка; 2, 4 — диффузионные n^+ -области истока и стока; 3 — «островок» из эпитаксиальной пленки p -типа; 5 — вывод стока; 6 — тонкий окисел; 7 — затвор; 8 — вывод истока

При формировании V-МОП-транзисторов (рис. 4.7.6, в) используются V-каналы (или V-образные ямы) в полупроводниковой подложке. Длина канала $L_{\text{кан}}$ определяется толщиной эпитаксиальной пленки p -типа. Затвор V-МОП-транзистора расположен в V-канале, покрытом тонкой пленкой двуокиси кремния. V-МОП-транзисторы имеют высокие крутизну и быстродействие, малую площадь, занимаемую на поверхности подложки благодаря использованию вертикальной конструкции. В полупроводниковых ИС все V-МОП-транзисторы имеют общий исток, роль которого выполняет подложка n^+ -типа.

МОП-транзистор на диэлектрической подложке (рис. 4.7.8). Полупроводниковые n^+ -области истока и стока такого транзистора изготавливаются диффузией на всю глубину островков p -типа, вытравленных в эпитаксиальном слое. Применение диэлектрической изоляции позволяет существенно уменьшить паразитные емкости МОП-транзистора и коммутационных проводников и тем самым обеспечить высокое быстродействие интегральных схем на МОП-транзисторах.

§ 4.8. Резисторы

Резисторы широко применяются в цифровых и особенно в линейных интегральных микросхемах. Они характеризуются следующими основными параметрами: сопротивление; допустимый разброс сопротивления в процессе производства микросхемы; температурный коэффициент сопротивления; допустимая мощность, допустимое напряжение; диапазон рабочих частот.

По конструктивно-технологическому исполнению резисторы полупроводниковых ИС разделяются на два вида: полупроводниковые и пленочные. Полупроводниковые резисторы формируются в приповерхностном объеме кристалла, как правило, одновременно с изготовлением активных элементов микросхем. При этом используются эпитаксиальные, диффузионные и ионнолегируемые слои монокристаллического кремния. Можно изготовить высокоомные резисторы также на основе поликристаллического кремния. Пленочные резисторы формируются методами тонкопленочной технологии на поверхности диэлектрической пленки SiO_2 , покрывающей поверхность кремниевого кристалла.

Ниже рассматриваются конструкции и свойства полупроводниковых резисторов, так как конструкции пленочных резисторов полупроводниковых ИС не отличаются от конструкций резисторов гибридных ИС.

Конструкции. Наиболее широко применяются полупроводниковые резисторы, сформированные на основе коллекторного, базового и эмиттерного слоев эпитаксиально-планарной транзисторной структуры (рис. 4.8.1). Для изготовления резисторов применяют также однородные эпитаксиальные базовые слои при использовании коллекторной разделительной диффузии (метод ИКД). Простейшая конструкция резистора представляет собой прямоугольный участок полупроводникового слоя, на концах которого расположены металлические контакты. Толщина слоя d_p определяется глубиной залегания подложечного ($x_{п0}$), коллекторного ($x_{к0}$) или эмиттерного ($x_{э0}$) p - n -переходов, так как резисторы изолируются от остального объема полупроводникового кристалла обратносмещенными p - n -переходами.

Диффузионные слои являются неоднородными полупроводниками, поэтому их нужно характеризовать средним удельным объемом сопротивлением ρ_v или средним удельным поверхностным со-

противлением $\bar{\rho}_{\square}$, которое представляет собой сопротивление квадрата резистивного слоя заданной толщины d_p . Величина $\bar{\rho}_{\square}$ не зависит от размеров квадрата, а определяется только свойствами полупроводникового материала и толщиной резистивного слоя d_p . Для ИС, изготавливаемых по эпитаксиально-планарной технологии, $\bar{\rho}_{\square}$ составляет: для коллекторного слоя 250...500 Ом/□, для базового 200...300 Ом/□, для эмиттерного 2,5...5 Ом/□.




Рис. 4.8.1. Конструкции полупроводниковых резисторов на основе коллекторного n -слоя (а), базового p -слоя (б) и эмиттерного n^+ -слоя (в)

1 — p -подложка; 2 — n -область (резистивный слой); 3 — металлические контакты; 4 — n^+ -слой для обеспечения омического контакта с резистивным n -слоем; 5 — защитная пленка SiO_2 ; 6 — разделительные p^+ -области; 7 — базовый слой p -типа (резистивный слой); 8 — эмиттерный слой n^+ -типа (резистивный слой)

Высокоомные резисторы формируются на основе базовых диффузионных слоев, ограниченных по толщине эмиттерным слоем n^+ -типа (рис. 4.8.2). Резистор представляет собой тонкий канал p -типа, изолированный со всех сторон обратнсмещенным p - n -переходом, так как эмиттерный слой n^+ -типа за пределами резистора соединяется с эпитаксиальным n -слоем изолированной области.




Рис. 4.8.2. Конструкция высокоомного резистора, ограниченного по толщине эмиттерным n^+ -слоем

Ширина канала равна толщине базы транзистора W_b . Сопротивление квадрата такого резистивного слоя линейно связано с коэффициентом усиления транзистора $B_{ст}$. Практически используются ограниченные базовые диффузионные слои с $\bar{\rho}_{\square b} \approx 2 \dots 20$ кОм/□. Величина $\bar{\rho}_{\square b}$ ограничивается допустимой нелинейностью сопротивления резистора и разбросом сопротивления в процессе производства. Нелинейность сопротивления обусловлена расширением слоя объемного заряда и соответствующим сужением ширины p -канала резистора при увеличении напряжения обратного смещения на изолирующем резистор p - n -переходе.

Для получения высокоомных резисторов (рис. 4.8.3) используется также ионное легирование полупроводниковых материалов.




Рис. 4.8.3. Конструкция полупроводникового резистора, сформированного ионным легированием:

1 — резистивный слой p -типа; 2 — диффузионная приконтактная p^+ -область; 3 — эпитаксиальный слой n -типа; 4 — подложка p -типа; 5 — металлический контакт; 6 — вывод для подачи смещения на n -область

В отличие от диффузионных слоев максимум концентрации атомов, введенных в кремний при ионном легировании, лежит в глубине резистивного слоя. Поверхностная область ионнолегированного полупроводникового слоя обеднена примесными атомами. При высоких энергиях легирующих ионов резистивный слой может быть полностью изолирован p - n -переходом от n -области кармана, если поверхностная концентрация введенных акцепторов окажется ниже концентрации доноров в n -области. Для создания надежных контактов с высокоомными ионнолегированными слоями применяют диффузию примесей в приконтактные области резисторов. При ионной имплантации формируют резистивные слои с $\bar{\rho}_{\square} \approx 1000 \dots 5000$ Ом/□. Такие значения $\bar{\rho}_{\square}$ при достаточно высоких уровнях легирования обусловлены малой толщиной ионнолегированного слоя (0,1...0,4 мкм).

Определение значения сопротивления резистора. Примеры наиболее широко применяемых топологий полупроводниковых резисторов показаны на рис. 4.8.4. Весь объем резистора условно разделяется на три области. В основной области резистора длиной l электрическое поле плоскопараллельное. Линии тока параллельны

поверхностям резистора. Сопротивление основной области R_l определяется по формуле

$$R_l = \bar{\rho}_{\square} l/b = \bar{\rho}_{\square} K_{\Phi}. \quad (4.8.1)$$

В двух приконтактных областях электрическое поле имеет объемный характер (поле трехмерное). Сопротивление приконтактной области $R_{ок}$ зависит от удельного сопротивления материала резистивного слоя $\bar{\rho}_{\square}$ и соотношения между геометрическими размерами металлического контакта и приконтактной области резистивно-




Рис. 4.8.4. Примеры топологии полупроводниковых резисторов

го слоя. Для характеристики этого соотношения вводится коэффициент формы приконтактной области резистора $K_{\Phi k}$. Сопротивление резистора определяется по формуле

$$R = R_l + 2R_{ок} = \bar{\rho}_{\square} (K_{\Phi} + 2K_{\Phi k}). \quad (4.8.2)$$

Топология низкоомных резисторов (десятки ом) изображена на рис. 4.9.4, а. Эти резисторы имеют малое отношение l/b . Размеры контакта выбираются такими, чтобы сопротивление приконтактных областей было значительно меньше сопротивления основной области резистора. Для определения коэффициента формы приконтактной области низкоомных резисторов используются графики, показанные на рис. 4.8.5. При проектировании резисторов с сопротивлением от сотен ом до единиц килоом используется топология, изображенная на рис. 4.8.4, б. Длина приконтактной области равна ширине резистора b . Для квадратного контакта со сторонами $0,5b$ коэффициент формы $K_{\Phi k} \approx 0,33$. Топология, показанная на рис. 4.8.4, в, характерна для высокоомных резисторов (десятки




Рис. 4.8.5. Графики для определения коэффициентов формы $K_{\Phi k}$ приконтактных областей

килоом), в которых для увеличения коэффициента формы используется малая ширина резистивного слоя b ($K_{\Phi} = l/b$). Приконтактные области имеют расширенный объем для уменьшения $R_{ок}$ и возможности создания металлического контакта для минимальных размеров, определяемых предельными возможностями технологии. При квадратной форме приконтактной области и металлического контакта с размерами, показанными на рис. 4.8.4, в, $K_{\Phi k} \approx 0,65$. Высокоомные резисторы обычно имеют сложную форму (рис. 4.8.4, з), что определяется необходимостью обеспечить большое отношение l/b при малой площади, занимаемой резистором на поверхности кристалла (топология в виде «змейки»), или особенностями топологии всей микросхемы (максимальное использование свободной площади кристалла). Резистор сложной формы разбивается на прямоугольные участки длиной l_1, l_2, \dots, l_i и квадраты на изгибах. Коэффициент формы квадрата изгиба $K_{\Phi из} \approx 0,55$. Полное сопротивление резистора

$$R = \rho_{\square} \left[\sum_{i=1}^{k_{\Pi}} K_{\Phi i} + 0,55(k_{\Pi} - 1) + 2K_{\Phi k} \right], \quad (4.8.3)$$

где $K_{\Phi i}$ — коэффициент формы k_{Π} прямоугольных участков; $k_{\Pi} - 1$ — количество изгибов.

Методику расчета сопротивления квадрата неоднородного полупроводникового слоя заданной толщины рассмотрим на примере диффузионного базового слоя. На рис. 4.8.6 показано сечение резистивного слоя длиной l и распределение концентрации атомов примесей по толщине резистивного слоя. Толщи-




Рис. 4.8.6. Поперечный разрез диффузионного слоя (а) и распределение концентрации атомов примесей по его глубине (б)

на резистивного слоя при отсутствии эмиттерной диффузии определяется глубиной залегания коллекторного перехода $x_{к0}$. Эмиттерная диффузия ограничивает толщину резистивного слоя до размера $d_p = x_{к0} - x_{э0}$. Методика расчета сопротивления слоя неоднородного полупроводника состоит в следующем. Неоднородный полупроводниковый слой разделяется на очень тонкие слои, которые можно считать однородными; определяется проводимость каждого тонкого слоя и полная проводимость резистивного слоя суммированием проводимостей отдельных тонких слоев. Сопротивление резистивного слоя равно обратной величине полной проводимости. При определении проводимости тонкого слоя учитывается зависимость подвижности от общей концентрации атомов легирующих примесей $N^*(x) = N_{ак}(x) + N_{дк}$.

Выделив тонкий слой Δx в сечении резистивного слоя x (см. рис. 4.8.6,а), запишем выражение для проводимости этого слоя

$$\Delta\sigma(x) = q\mu_p(x)N(x)(b/l)\Delta x, \quad (4.8.4)$$

где $N(x) = N_{a\sigma}(x) - N_{дк}$ — концентрация нескомпенсированной акцепторной примеси, определяющая концентрацию носителей тока; b — ширина резистивного слоя.

Проводимость и сопротивление резистивного слоя толщиной $x_{к0} - x_i$ равны соответственно

$$\sigma = \frac{b}{l} \int_{x_i}^{x_{к0}} q\mu_p(x)N(x)dx; \quad (4.8.5)$$

$$R = \frac{1}{\int_{x_i}^{x_{к0}} q\mu_p(x)N(x)dx} \cdot \frac{l}{b}. \quad (4.8.6)$$

Представим выражение для сопротивления R в виде

$$R = \frac{\bar{\rho}_V}{(x_{к0} - x_i)} \frac{l}{b} = \bar{\rho}_\square \frac{l}{b}. \quad (4.8.7)$$

Приравняв (4.8.6) и (4.8.7), получим

$$\bar{\rho}_V = (x_{к0} - x_i) \left[\int_{x_i}^{x_{к0}} q\mu_p(x)N(x)dx \right]^{-1}; \quad (4.8.8)$$

$$\bar{\rho}_\square = \left[\int_{x_i}^{x_{к0}} q\mu_p(x)N(x)dx \right]^{-1}; \quad (4.8.9)$$

$$\bar{\sigma}_V = \frac{1}{\bar{\rho}_V} = \frac{1}{\bar{\rho}_V(x_{к0} - x_i)}. \quad (4.8.10)$$

Положив в (4.8.9) $x_i = x_{к0}$, получим сопротивление квадрата резистивного слоя, ограниченного эмиттерной диффузией. При $x_i = 0$ выражение (4.8.9) дает сопротивление квадрата базового слоя.

В качестве примера на рис. 4.8.7 представлены графики для расчета средней удельной проводимости диффузионных слоев, полученных с помощью ЭВМ. Расчет произведен для распределения акцепторной примеси по закону Гаусса в материале n -типа с двумя значениями концентрации донорной при-




Рис. 4.8.7. Графики для расчета средней удельной проводимости диффузионных резисторов

меси $N_{дк} = 10^{15} \text{ см}^{-3}$ и 10^{17} см^{-3} . По оси ординат отложены значения поверхностной концентрации акцепторной примеси $N_{a\sigma}(0) = N_a$.

Пример. Рассчитать сопротивление квадрата резисторного слоя при следующих данных: $N_{a\sigma}(0) = 5 \cdot 10^{18} \text{ см}^{-3}$, $N_{дк} = 10^{15} \text{ см}^{-3}$, $x_{к0} = 3 \text{ мкм}$, $x_i = 0$. По рис. 4.8.7,а определяем $\bar{\sigma}_V = 15 \text{ Ом}^{-1} \cdot \text{см}^{-1}$. Из (4.8.10) следует

$$\bar{\rho}_\square = \frac{1}{\bar{\sigma}_V(x_{к0} - x_i)} = \frac{1}{15(3 \cdot 10^{-4})} \approx 220 \text{ Ом}/\square.$$

Допуск. Точность воспроизведения значения сопротивления полупроводникового резистора определяется следующими факторами: точностью изготовления фотошаблона и фоторезистивной маски; точностью процесса травления, при котором формируется окно в защитном слое окисла с заданным отношением длины к ширине; точностью дозирования и распределения атомов примесей в процессе легирования полупроводника диффузией или ионной имплантацией.

Влияние технологических операций на точность воспроизведения сопротивления и отношение сопротивлений диффузионных резисторов иллюстрируется данными табл. 4.8.1. Из данных табли-

Таблица 4.8.1

Влияние технологических операций на точность диффузионных резисторов

Операции	$\frac{\Delta R}{R}, \%$	$\frac{\Delta(R_1/R_2)}{R_1/R_2}, \%$
Изготовление фотошаблона и маскирование	1	1
Травление при изготовлении защитной маски	2	1
Диффузия примесей	7	1
Весь технологический процесс	± 10	± 3

цы видно, что основная погрешность вносится на стадии диффузии примесей, так как довольно трудно осуществлять контроль количества введенной примеси и глубины залегания $p-n$ -перехода. Отношение сопротивлений двух резисторов воспроизводится с достаточно высокой точностью, так как резистивные слои формируются одновременно. Эта особенность широко используется при проектировании электрической схемы микросхемы. Разработчики схемы стремятся ее выполнить так, чтобы выходной параметр микросхемы определялся отношением сопротивлений диффузионных резисторов.

При ионной имплантации возможен достаточно точный контроль интенсивности пучка и дозы внедряемых ионов. Сопротивление резистора, сформированного методом ионной имплантации, может быть воспроизведено с точностью не более $\pm 5\%$.

Температурный коэффициент сопротивления (ТКС). Температурная нестабильность сопротивления полупроводникового резистора обусловлена в основном достаточно сильной зависимостью от температуры электрофизических параметров полупроводникового материала. Отношение длины к ширине резистора практически не зависит от температуры.

При работе резистора в широком диапазоне температур возможно изменение концентрации и подвижностей носителей тока. В диапазоне рабочих температур ($-60 \dots +125^\circ\text{C}$), характерном для большинства микросхем, зависимость проводимости полупроводникового материала от температуры обусловлена в основном




Рис. 4.8.8. Зависимость подвижности электронов (а) и дырок (б) от температуры и концентрации атомов примесей




Рис. 4.8.9. Зависимость проводимости электронного (а) и дырочного (б) кремния от температуры при различной степени легирования

температурной нестабильностью подвижности (рис. 4.8.8 и 4.8.9). На рис. 4.8.10 для примера показано влияние степени легирования на температурную стабильность сопротивления диффузионного резистора. ТКС резисторов, сформированных на основе базового слоя p -типа, порядка $+(2000 \dots 3000) \cdot 10^{-6} \text{ }^\circ\text{C}^{-1}$. Резисторы, сформированные ионным легированием, при $\bar{\rho}_\square \approx 1 \dots 5 \text{ к}\Omega/\square$ имеют ТКС $\pm 500 \cdot 10^{-6} \text{ }^\circ\text{C}^{-1}$, что в 4...5 раз меньше ТКС диффузионных резисторов на основе базового p -слоя. Это обусловлено тем, что высокое значение $\bar{\rho}_\square$ достигается за счет очень тонкого резистивного слоя (0,1...0,4 мкм) с достаточно высоким уровнем легирования ($N_{a \max} > 10^{17} \text{ см}^{-3}$).

Отношение сопротивлений полупроводниковых резисторов, сформированных в одном технологическом процессе, характеризуется высокой температурной стабильностью. Это позволяет создавать высокостабильные ИС, если выходной параметр микросхемы определяется отношением сопротивлений.

Мощность. Мощность резистора ограничивается допустимым значением напряжения на резисторе и допустимой температурой перегрева резистора по отношению к температуре окружающей среды, в которой находится микросхема. Допустимое напряжение ограничено напряжением пробоя p - n -перехода, с помощью которого осуществляется изоляция резистора. Для эмиттерного перехода это напряжение составляет 6...7 В, для коллекторного — 25...55 В.

Температура перегрева резисторов зависит от удельной рассеиваемой мощности $P_0 = P/S_R$, где P — мощность резистора; S_R — площадь резистора. Полупроводниковые резисторы формируются в среде с достаточно высокой теплопроводностью (для кремния коэффициент теплопроводности $\lambda_{кр} \approx 120 \text{ Вт}/(\text{м}^2 \cdot \text{К})$), поэтому нормальный тепловой режим резисторов обеспечивается при достаточно большой удельной рассеиваемой мощности ($P_0 \approx 1000 \dots 4000 \text{ мВт}/\text{мм}^2$).




Рис. 4.8.10. Зависимость сопротивления диффузионных резисторов от температуры




Рис. 4.8.11. Упрощенная электрическая схема полупроводникового резистора, сформированного на основе базового p -слоя

Частотный диапазон. Полупроводниковый резистор имеет сложную многослойную структуру. Каждый слой структуры характеризуется определенным сопротивлением. Между слоями существуют емкости $p-n$ -переходов. При работе резистора в широком диапазоне частот многослойную структуру резистора необходимо рассматривать как RC -структуру с распределенными параметрами.

На упрощенной электрической схеме полупроводникового резистора, сформированного на основе базового p -слоя (рис. 4.8.11), показан паразитный $p-n-p$ -транзистор, образованный p -слоями резистора и подложки и n -слоем кармана. Для полного запирания паразитного $p-n-p$ -транзистора на изолированную n -область (карман), выполняющую роль базы этого транзистора, подается самый высокий положительный потенциал микросхемы, как это показано на рис. 4.8.3. По переменному току n -область заземлена, так как сопротивление источника смещения переменному току очень мало. При положительном смещении n -области также уменьшаются паразитные емкости $p-n$ -переходов. Полупроводниковые диффузионные резисторы успешно используются в конструкциях, работающих в диапазоне частот до 100 МГц.

§ 4.9. Конденсаторы

В полупроводниковых ИС применяется три конструктивно-технологические разновидности конденсаторов: конденсаторы на основе $p-n$ -переходов; тонкопленочные конденсаторы со структурой металл—диэлектрик—полупроводник (МДП); тонкопленочные конденсаторы со структурой металл—диэлектрик—металл (МДМ). В этом параграфе рассмотрим конструкции и свойства только первых двух типов, так как конденсаторы со структурой МДМ подобны тонкопленочным конденсаторам ГИС. Конденсаторы характеризуются значением и допустимым разбросом емкости, рабочим напряжением, температурным коэффициентом емкости, добротностью и коэффициентом нелинейности емкости.

Удельная емкость конденсаторов полупроводниковых ИС в зависимости от конструктивно-технологического исполнения находится в пределах 50...5000 пФ/мм². В таких ИС используют конденсаторы сравнительно небольшой емкости (десятки—тысячи пикофард), которая ограничивается площадью поверхности кристалла и дефектностью тонких диэлектрических пленок. Обычно $S_C \leq 1$ мм², следовательно, $C_{\max} \approx 5000$ пФ.

Для большинства конструкций конденсаторов полупроводниковых ИС характерна низкая добротность ($Q_C \leq 10$), что обусловлено достаточно большим сопротивлением эквивалентных обкладок конденсаторов. Рассчитать параметры или геометрические размеры конструкции конденсаторов полупроводниковых ИС можно по формулам § 1.2 с учетом особенностей их конструкций, рассмотренных ниже.

Конденсаторы на основе $p-n$ -переходов. Конденсатор может быть сформирован на основе любого $p-n$ -перехода планарной по-

лупроводниковой структуры. Использование конкретного перехода определяется необходимым значением емкости, допустимой разностью потенциалов на переходе и полярностью потенциалов узлов микросхемы, между которыми включается конденсатор. Переход всегда должен находиться в запертом состоянии. При импульсном воздействии амплитуда импульса не должна превышать напряжение смещения перехода. При гармоническом воздействии, как правило, величина амплитуды переменного сигнала должна быть значительно меньше напряжения смещения перехода. В противном случае будет наблюдаться модуляция емкости конденсатора. Формулы для расчета удельной емкости $C_0(U)$ резкого и плавного $p-n$ -переходов приведены в § 4.2.

На рис. 4.9.1, а изображена конструкция наиболее широко применяемого полупроводникового конденсатора на основе коллекторного перехода. Этот конденсатор имеет $C_0(0) \approx 300$ пФ/мм² и




Рис. 4.9.1. Конструкция (а), эквивалентная схема (б) и зависимость отношения емкостей C_1/C_2 от положительного потенциала n -области относительно подложки (в) конденсатора на основе коллекторного перехода:

1 — алюминиевый вывод от верхней обкладки конденсатора; 2 — пленка SiO_2 ; 3 — базовая p -область (верхняя обкладка конденсатора); 4 — коллекторная n -область (нижняя обкладка конденсатора); 5 — пленка золота (контакт к подложке); 7 — алюминиевый вывод от нижней обкладки конденсатора

$U_{\text{раб}} \approx 20 \dots 30$ В. Эквивалентная электрическая схема конденсатора показана на рис. 4.9.1, б. Здесь C_1 — емкость, образованная переходом между p -областью (базовая диффузия) и карманом n -типа (эпитаксиальный слой); C_2 — емкость перехода карман—подложка; R — сопротивление n -области, выполняющей роль нижней обкладки конденсатора. Полупроводниковая p -область, выполняющая роль верхней обкладки конденсатора, металлизирована алюминием, поэтому ее сопротивление достаточно мало. На область базы (точка b) паразитного $p-n-p$ -транзистора подается поло-

жительный потенциал как относительно его эмиттера (точка *a*), так и относительно подложки микросхемы. Переходы этого транзистора заперты и на эквивалентной схеме показаны в виде диодов *VD1* и *VD2*. К выводу конденсатора *C1* подсоединен паразитный конденсатор *C2*, одна из обкладок которого (подложка) заземлена. Конденсаторы *C1* и *C2* образуют емкостной делитель. Для уменьшения шунтирующего воздействия емкости *C2* желательно выбором напряжения смещения увеличивать отношение C_1/C_2 (см. рис. 4.9.1, в).

Рассмотрим эквивалентную схему конденсатора на основе эмиттерного перехода (рис. 4.9.2). Здесь C_1 — емкость конденсатора; C_2, C_3 — паразитные емкости переходов; R — сопротивление




Рис. 4.9.2. Структура (а) и эквивалентная схема (б) конденсатора на основе эмиттерного перехода:

1 — алюминиевый вывод верхней обкладки; 2 — эмиттерная n^+ -область (верхняя обкладка конденсатора); 3 — базовая p -область (нижняя обкладка конденсатора); 4 — алюминиевый вывод от нижней обкладки; 5 — пленка SiO_2 ; 6 — коллекторная n -область (карман); 7 — подложка p -типа; 8 — пленка золота — контакт к подложке

потерь, определяемое в основном сопротивлением базового p -слоя, так как эмиттерный n^+ -слой металлизирован; *VD* — диод n — p -перехода; *VT* — паразитный p — n — p -транзистор. При изолированной n -области полная паразитная емкость конденсатора равна $C_2 C_3 / (C_2 + C_3)$. Если на n -область подать положительный потенциал, полностью запирающий паразитный p — n — p -транзистор, то паразитная емкость конденсатора увеличивается до C_2 при напряжении обратного смещения.

Конденсатор на основе эмиттерного перехода характеризуется максимальной удельной емкостью $C_0(0) \approx 1000 \dots 1500$ пФ/мм². Однако он имеет небольшое пробивное напряжение $U_{\text{проб}} \approx 7$ В. При низких рабочих напряжениях ($U_{\text{раб}} < 5$ В) применяется также параллельное соединение конденсаторов, сформированных на основе эмиттерного и коллекторного переходов.

Конденсатор на основе перехода коллектор—подложка (рис. 4.9.3) может применяться только в том случае, если исходя из условий его работы в микросхеме нижняя обкладка, роль которой выполняет p -подложка, должна быть заземлена по переменному току. Конденсатор на основе перехода n -карман—подложка харак-

теризуется минимальной удельной емкостью $C_0(0) \approx 200$ пФ/мм² и максимальным пробивным напряжением $U_{\text{проб}} > 100$ В. При применении скрытого n^+ -слоя удельная емкость возрастает приблизительно в 1,5 раза.




Рис. 4.9.3. Структура (а) и эквивалентная схема (б) конденсатора на основе перехода коллектор — подложка:

1 — алюминиевый вывод от верхней обкладки; 2 — n^+ -область для омического контакта и уменьшения сопротивления верхней обкладки; 3 — n -область (верхняя обкладка конденсатора); 4 — скрытый n^+ -слой; 5 — пленка SiO_2 ; 6 — подложка p -типа (нижняя обкладка конденсатора); 7 — пленка золота — контакт к подложке

Температурная нестабильность емкости конденсаторов на основе p — n -переходов в основном определяется нестабильностью диэлектрической проницаемости полупроводникового материала $\epsilon_{\text{п}}$ и контактной разности потенциалов $\Phi_{\text{к}}$. Площадь обкладок слабо зависит от температуры вследствие малого коэффициента линейного расширения полупроводникового материала α_l (для кремния $\alpha_l \approx 4 \cdot 10^{-6} \text{ } ^\circ\text{C}^{-1}$).

Из формул (4.2.31) — (4.2.33) следует: для резкого перехода

$$\alpha_C = \frac{1}{C} \frac{\partial C}{\partial T} \approx \frac{1}{2} \left(\alpha_{\epsilon_{\text{п}}} - \frac{\Phi_{\text{к}}}{\Phi_{\text{к}} + U} \alpha_{\Phi_{\text{к}}} \right); \quad (4.9.1)$$

для плавного перехода

$$\alpha_C = \frac{1}{C} \frac{\partial C}{\partial T} \approx \frac{1}{3} \left(2 \alpha_{\epsilon_{\text{п}}} - \frac{\Phi_{\text{к}}}{\Phi_{\text{к}} + U} \alpha_{\Phi_{\text{к}}} \right), \quad (4.9.2)$$

где $\alpha_{\epsilon_{\text{п}}} \approx + (150 \dots 200) 10^{-6} \text{ } ^\circ\text{C}^{-1}$ — температурный коэффициент диэлектрической проницаемости полупроводника; $\alpha_{\Phi_{\text{к}}} \approx - (3000 \dots 4000) 10^{-6} \text{ } ^\circ\text{C}^{-1}$ — температурный коэффициент контактной разности потенциалов.

В выражениях (4.9.1), (4.9.2) коэффициент при $\alpha_{\Phi_{\text{к}}}$ зависит от напряжения смещения U . При увеличении напряжения смещения уменьшается составляющая α_C , обусловленная $\alpha_{\Phi_{\text{к}}}$.

Тонкопленочные конденсаторы со структурой металл—диэлектрик—полупроводник (МДП). Конденсаторы с МДП-структурой находят наиболее широкое применение в полупроводниковых ИС. Они неполярны, имеют достаточно высокое напряжение пробоя и технологию, легко совместимую с технологией изготовления остальных элементов полупроводниковых ИС. В тонкопленочном

конденсаторе с МДП-структурой (рис. 4.9.4, а) в качестве диэлектрика наиболее широко используется тонкая пленка SiO_2 (4). Верхняя алюминиевая обкладка (1) формируется одновременно с коммутационными проводниками микросхем. В качестве второй (нижней) обкладки конденсатора используют сильнолегирован-




Рис. 4.9.4. Конструкция (а), эквивалентная схема (б) и зависимость отношения емкостей C_1/C_2 от положительного потенциала n -области относительно подложки (в) конденсатора со структурой МДП

1 — верхняя обкладка; 2 — вывод нижней обкладки; 3 — толстый окисел; 4 — тонкий окисел (диэлектрик конденсатора); 5 — n^+ -слой (нижняя обкладка конденсатора); 6 — изолированная n -область; 7 — подложка p -типа

ный n^+ -слой (5), формируемый одновременно с эмиттерами транзисторов. Сильнолегированный n^+ -слой обеспечивает невысокое сопротивление потерь (3...5 Ом) и независимость емкости конденсатора от постоянного напряжения смещения. При высоком уровне легирования полупроводника, граничащего с пленкой SiO_2 , электрическое поле, обусловленное напряжением смещения, практически не проникает в его объем. Минимальная толщина диэлектрика ~ 50 нм. Она ограничивается технологическими возможностями получения высококачественной пленки. Наиболее часто, чтобы повысить надежность и выход годных микросхем, используют пленки толщиной 80...120 нм.

Разброс емкости конденсаторов со структурой МДП в процессе производства определяется в основном точностью формирования толщины окисной пленки, а температурная нестабильность емкости — температурным коэффициентом диэлектрической проницаемости этой пленки. Отклонения линейных размеров элементов конструкции конденсатора, обусловленные изменениями температуры, незначительны, так как кремний и окисел кремния имеют малый температурный коэффициент линейного расширения, а металлическая обкладка жестко сцеплена с подложкой.

Типовые значения параметров тонкопленочных конденсаторов с МДП-структурой при использовании в качестве диэлектриков

SiO_2 и Si_3N_4 приведены в табл. 4.9.1. Применение нитрида кремния позволяет повысить в 2—3 раза удельную емкость конденсатора, однако при этом усложняется технология изготовления микросхем.

Таблица 4.9.1

Параметры тонкопленочных конденсаторов с МДП-структурой

Параметры	Диэлектрик	
	SiO_2	Si_3N_4
Удельная емкость, пФ/мм ²	400 ... 600	800 ... 1600
Относительная диэлектрическая проницаемость диэлектрика	2,7 ... 4,2	3,5 ... 9
Напряжение пробоя $U_{\text{проб}}$, В	50	
Разброс емкости конденсатора, %	± 20	
Разброс отношения емкостей конденсаторов, %	± 3	
Температурный коэффициент, °С ⁻¹	+ 15 · 10 ⁻⁶	
Добротность Q (при 10 МГц)	25 ... 80	20 ... 100

Чтобы обеспечить нормальную работу конденсатора, на n -область структуры следует подавать положительный потенциал относительно подложки, запирающий переход n -карман—подложка (рис. 4.9.4, б). Влияние паразитной емкости перехода n -карман—подложка уменьшается с увеличением положительного напряжения смещения на n -области (рис. 4.9.4, в).

§ 4.10. Коммутация элементов микросхем. Конструкции выводов

Коммутационные шины и контактные площадки. В полупроводниковых ИС электрические связи элементов, определяемые принципиальной схемой, осуществляются с помощью пленочных проводников и полупроводниковых шин. Пленочные проводники изолируются от объема полупроводникового кристалла пленкой SiO_2 .

К коммутационным проводникам микросхемы предъявляется ряд требований исходя из условий обеспечения качественного электрического соединения элементов и высокой надежности конструкции при эксплуатации и длительном хранении: высокая проводимость ($\rho_v \leq 10^{-6}$ Ом·см); низкоомный омический контакт с кремнием n - и p -типов; хорошая адгезия к кремнию, двуокиси кремния и другим диэлектрическим материалам, используемым в системах многослойной металлизации; химическая инертность по отношению к диэлектрическим материалам; невозможность образования вредных интерметаллических соединений или возникновения реакций, воздействующих на кремний и соответственно на элементы конструкции в процессе изготовления и эксплуатации микросхемы; технологичность методов осаждения и нанесения рисунка; устойчивость к электродиффузии металла.

В качестве материала проводников наиболее широко применяется алюминий, удовлетворяющий большинству указанных требо-

ваний. Алюминий имеет удельное сопротивление $\rho_v = 2,7 \times 10^{-6}$ Ом·см, которое достаточно просто обеспечивается в тонких пленках, легко испаряется, имеет хорошую адгезию к Si и SiO₂, образует низкоомный омический контакт с сильнолегированным кремнием *n*- и *p*-типа; технологичен, так как легко поддается травлению и фотолитографической обработке химическими растворами, не воздействующими на кремний и его окисел; дешев и пластичен; позволяет создавать качественные контакты методом термокомпрессии.

В интегральных микросхемах с повышенной надежностью используют многослойные коммутационные проводники и контакты. Нижний слой обычно применяется для получения хорошей адгезии к диэлектрическому покрытию и качественного омического контакта к кремнию. Верхний слой обеспечивает высокую электрическую проводимость и качественный контакт с выводами. Большинство бинарных систем характеризуется низкой стабильностью сопротивления вследствие реакций в твердом теле и взаимной диффузии атомов в области границы раздела металлов, что приводит к образованию интерметаллических соединений с повышенным сопротивлением. В бинарных системах с золотым покрытием тонкая пленка подслоя не обеспечивает должной защиты от проникновения золота в кремний.

Наиболее приемлемыми параметрами характеризуются коммутационные проводники в виде тройных систем титан—платина—золото, титан—молибден—золото, в которых платина и молибден выполняют роль буферных материалов, предотвращающих взаимное проникновение золота и материала подслоя, а также проникновение золота в кремний. Примерные толщины пленок системы металлизации следующие: Ti ~ 50 нм, Pt, Mo ~ 150 нм, Au ~ 600 нм.

При однослойной металлизации коммутационные проводники, соединяющие контактные области элементов микросхемы, наносят непосредственно на окисел кремния. В микросхемах повышенной надежности может использоваться дополнительный защитный слой нитрида кремния. Минимальная ширина коммутационного проводника определяется возможностями технологии. Современная фотолитография позволяет изготавливать проводники шириной ≥ 2 мкм.

В микросхемах на биполярных транзисторах пересечение коммутационных проводников устраняется обычно прокладкой трасс поверх диффузионных резисторов (рис. 4.10.1, а). Для устранения пересечений используется также метод подныривания (рис. 4.10.2). В конструкции узла пересечения сильнолегированный *n*⁺-слой (3), расположенный в кармане *n*-типа, выполняет роль переключки проводника (2), который как бы подныривает под проводник (4) в области пересечения. На эквивалентной электрической схеме подныривающего проводника узел подныривания обладает сопротивлением *R* и емкостью *C*. Подныривающий проводник обязательно должен иметь положительный потенциал относительно подложки.

В микросхемах на МОП-транзисторах в качестве элементов коммутации широко используют сильнолегированные диффузионные шины, изолированные от объема полупроводниковой подложки *p-n*-переходом (рис. 4.10.1, б).

Сверху диффузионные шины покрыты изолирующей пленкой SiO₂, по поверхности которой прокладываются ортогональные трассы металлических проводников. Металлические коммутационные проводники совместно с диффузионными шинами образуют двухслойную систему коммутации. При применении затворов из поликристаллического кремния в качестве третьего (сигнального) коммутационного слоя используют легированные слой поликристаллического кремния, которые имеют повышенное удельное сопротивление (см. рис. 4.7.3 и 4.7.4).




Рис. 4.10.1. Способы устранения пересечений коммутационных проводников:

а — прокладка проводников 1, 2 поверх диффузионного резистора 3; б — прокладка проводника 1 поверх диффузионной шины 2

Удельные поверхностные сопротивления ρ_{\square} токоведущих шин имеют следующие значения: для шин из алюминия $\leq 0,05$ Ом/□; для диффузионных шин *p*-типа ≤ 50 Ом/□; *n*⁺-типа ≤ 10 Ом/□; для поликристаллического кремния ≤ 40 Ом/□.




Рис. 4.10.2. Устранение пересечения проводников методом подныривания:

а — конструкция узла пересечения; б — эквивалентная электрическая схема проводника с подныриванием:

1 — кристалл; 2 — проводник с подныриванием; 3 — полупроводниковая переключка *n*⁺-типа; 4 — сплошной проводник

Многослойная металлизация используется в основном в БИС на биполярных транзисторах. В полупроводниковом кристалле с трехслойной металлизацией (рис. 4.10.3) поверхность слоев имеет

сложный ступенчатый рельеф. На ступеньках наблюдается сужение толщины металлических и диэлектрических пленок и возможно нарушение их сплошности. Примеры опасных сечений I—IV выделены кружками. Коммутационные проводники слоев изготавливают из алюминия. Для изоляции металлических проводников сосед-




Рис. 4.10.3. Поперечное сечение кристалла с трехслойной металлизацией: 1 — полупроводниковая подложка; 2 — термически выращенная пленка SiO₂; 3, 5, 7 — коммутационные проводники первого, второго и третьего слоев металлизации; 4, 6 — межслойная изоляция (SiO₂); 8 — защитное покрытие стеклом

них слоев применяют неорганические и органические пленки. Наиболее широко используются SiO₂, осаждаемая в результате пиролизного разложения кремнийорганических соединений (например, тетраэтоксилана Si(OC₂H₅)₄ или окисления силана SiH₄ в кислороде, а также различные стекла. В БИС на МДП-транзи-




Рис. 4.10.4. Способы повышения надежности контактных площадок: 1 — контактная площадка; 2 — толстый окисел; 3 — изолированная подконтактная область; 4 — тонкий окисел; 5 — коммутационный проводник

сторах в большинстве случаев оказывается достаточно одного слоя металлизации, так как для соединения элементов микросхемы используются также диффузионные шины и слои поликристаллического кремния при применении затворов из поликристаллического кремния.

Контактные площадки представляют собой расширенные области коммутационных проводников. Они предназначены для формирования электрических выводов кристалла микросхем. Размеры контактных площадок определяются конструкцией выводов. Контактные площадки выносят на периферийную часть кристалла за пределы активной зоны (см. рис. 5.7.1, 5.7.2) и располагают на слое толстого окисла для уменьшения паразитной емкости выводов, повышения надежности и выхода годных микросхем в процессе производства. В микросхемах повышенной надежности под контактными площадками формируют *n*-области, изолированные *p-n*-переходом (рис. 4.10.4, а) или пленочным диэлектриком (рис. 4.10.4, б). Если при контактировании происходит пробой окисла, то изолированная полупроводниковая область предотвращает короткое замыкание площадки (с положительным потенциалом) на *p*-подложку.

Конструкции выводов. Для соединения контактных площадок кристалла с выводами корпуса или контактными площадками коммутационной платы БИС применяют проволочные, паучковые, шариковые, столбиковые и балочные выводы. К конструкции выводов предъявляется ряд требований, обусловленных их назначением, особенностями технологии изготовления и присоединения выводов кристалла к выводам корпуса и контактными площадкам БИС: малое и стабильное электрическое сопротивление самого вывода и контактов; низкоомный омический контакт с кремнием *n*- и *p*-типа при непосредственном контактировании с полупроводниковым материалом; отсутствие деградирующих интерметаллических соединений в области контакта; высокая механическая прочность; возможность группового изготовления и группового автоматизированного контактирования с выводами корпуса или контактными площадками БИС; высокая антикоррозионная стойкость.

Жесткие выводы (шариковые, столбиковые, балочные) в большинстве случаев имеют многослойную конструкцию. Нижний слой обеспечивает качественный контакт с контактной площадкой или полупроводниковой областью и хорошую адгезию к изоляционному материалу на поверхности кристалла, верхний слой — высокую проводимость вывода, качественный контакт к контактными площадкам коммутационной платы БИС и антикоррозионную защиту, а промежуточные слои выполняют роль барьера, устраняющего нежелательные взаимодействия между материалами слоев, ведущие к образованию интерметаллических соединений. Для улучшения качества пайки широко применяют покрытие припоями.

Проволочные выводы изготавливают из золотой или алюминиевой проволоки диаметром 25...50 мкм. Золотая проволока позволяет получать высококачественные электрические соединения методом термокомпрессии или пайки. Для контактирования алюминиевых проволочек используют ультразвуковую пайку. Алюминиевые проволочки характеризуются пониженной механической прочностью. Конструкция проволочных выводов не позволяет автоматизировать процесс сборки микросхем. Стоимость сборочно-монтажных работ

составляет около 60% всех затрат на производство микросхемы.

Для автоматизации процесса сборки применяют конструкцию кристалла с паучковыми медными выводами (рис. 4.10.5). Паучковые выводы кристалла присоединяют групповой пайкой или сваркой к консольным выводам рамки корпуса микросхемы. На сборку микросхемы поступают кристаллы с паучковыми выводами, закрепленные на перфорированной ленте-носителе из полиимидной





Рис. 4.10.5. Конструкция кристалла с паучковыми выводами:

1 — кристалл; 2 — лента-носитель; 3 — вывод

Рис. 4.10.6. Конструкция ленты-носителя кристалла с паучковыми выводами:

1 — столбиковый вывод; 2 — паучковый медный вывод; 3 — полиимидная пленка-носитель; 4 — кристалл; 5 — вывод для контроля параметров микросхемы; 6 — перфорационное отверстие; 7 — защитный компаунд



пленки толщиной ~35 мкм (рис. 4.10.6). Для контроля параметров микросхемы на ленте-носителе предусмотрены контактные площадки (5). Предварительную защиту кристалла от воздействия внешней среды осуществляют каплей эпоксидного компаунда (7). Кристаллы с паучковыми выводами в бескорпусном исполнении применяются также в узлах с печатными платами, в больших гибридных интегральных микросхемах. Паучковые выводы методом

групповой пайки или сварки присоединяют к печатным или пленочным коммутационным проводникам.




Рис. 4.10.7. Конструкция мягкого шарикового вывода, изготовляемого напылением

1 — кристалл; 2 — пленка SiO₂; 3 — алюминиевая контактная площадка; 4 — защитный слой (SiO₂ — стекло); 5 — пленка хрома (толщиной 0,15 мкм); 6 — пленка меди (0,3 мкм); 7 — пленка золота (0,1 мкм); 8 — слой свинца; 9 — слой олова; 10 — шарик из сплава Pb—Sn

В бескорпусных ИС используют шариковые, столбиковые и балочные выводы. В мягком шариковом выводе (рис. 4.10.7) столбик из припоя Pb—Sn приобретает форму полусферы после размягчения в процессе припайки кристаллов к контактным площадкам коммутационных плат БГИС. Высота столбика около 35...40 мкм. Столбиковый вывод (рис. 4.10.8) изготавливают из золота или меди, которую покрывают слоем серебра и оловянно-свинцовым припоем. При сборке БГИС кристаллы с шариковыми и столбиковыми выводами устанавливают лицевой стороной (сторона с элементами, коммутационными проводниками и выводами) к контактным площадкам коммутационной платы.




Рис. 4.10.8. Конструкция столбикового вывода:

1 — кристалл кремния; 2 — пленка SiO₂; 3 — алюминиевая металлизация; 4 — стекло (или SiO₂); 5 — слой хрома, тантала или молибдена; 6 — слой меди или серебра; 7 — слой золота; 8 — золотой контактный столбик




Рис. 4.10.9. Конструкция балочного вывода:

1 — кристалл; 2 — пленка SiO₂; 3 — алюминиевая металлизация (толщиной 1...1,5 мкм); 4 — защитная пленка SiO₂ (0,5...0,6 мкм); 5 — пленка титана (0,1 мкм); 6 — пленка молибдена (0,2 мкм); 7 — золотой балочный вывод (10...15 мкм)

Для изготовления балочных выводов (рис. 4.10.9) используют трехслойную систему Ti—Pt—Au. Балочный вывод имеет толщину 10...15 мкм, ширину около 100 мкм и длину за пределами кромки кристалла 150...200 мкм. Расстояние между балочными выводами на периферии кристалла 100...200 мкм. Балочные выводы позволяют осуществлять простой визуальный контроль качества установки кристаллов лицевой стороной к контактным площадкам коммутационной платы БГИС. При этом существенно упрощается технологический процесс группового монтажа кристаллов при сборке БГИС. Однако необходимо иметь в виду, что при применении балочных выводов усложняется технологический процесс разделения полупроводниковых пластин на отдельные кристаллы.

Для защиты компонентов кристалла и коммутационных проводников от воздействия химических реактивов и других материалов в процессе производства микросхемы, а также от атмосферных воздействий широко используют покрытие кристаллов стеклами или SiO₂ перед операциями изготовления выводов. В областях формирования выводов в защитном слое вытравливают окна (см. рис. 4.10.3, 4.10.8, 4.10.9).

**Основы конструирования
полупроводниковых ИС и БИС**

§ 5.1. Большие интегральные схемы

Необходимость повышения степени интеграции. Широкое применение универсальных ИС с низкой и средней степенью интеграции позволило существенно повысить надежность и быстродействие, снизить массу, габариты, потребляемую мощность и стоимость электронно-вычислительной аппаратуры (ЭВА). Однако плотность компоновки такой аппаратуры существенно ниже плотности компоновки, достигнутой на уровне полупроводниковых кристаллов из-за значительного объема, занимаемого корпусами ИС и несущими конструкциями устройств на микросхемах.

Наличие большого количества контактов печатного монтажа с выводами микросхем и контактов внутри многослойных печатных плат не позволяет обеспечить высокую надежность ЭВА, соответствующую надежности полупроводниковых ИС ($\lambda \approx 10^{-7} \dots 10^{-9} \text{ ч}^{-1}$). Достаточно длинные печатные проводники и большие паразитные емкости и взаимные индуктивности между ними ограничивают дальнейшее повышение быстродействия и помехоустойчивости устройств на микросхемах с низким уровнем интеграции при достаточно высоких требованиях к плотности печатного монтажа. Задержки сигнала в коммутационных проводниках затрудняют построение надежных быстродействующих однородных вычислительных структур с параллельной обработкой информации. Стоимость монтажно-сборочных работ при изготовлении типовых элементов замены на ИС составляет значительную долю стоимости аппаратуры.

Дальнейшее улучшение качественных показателей электронно-вычислительной аппаратуры (повышение надежности, быстродействия, функциональной сложности, снижение массы, габаритов, потребляемой мощности, стоимости и трудоемкости проектирования) достигается применением больших интегральных схем (БИС), которые характеризуются следующими основными признаками:

- достаточно сложное функциональное назначение (регистры, арифметические устройства, аналого-цифровые и цифро-аналоговые преобразователи, запоминающие устройства, процессоры);
- большое количество элементов, интегрированных в объеме и на поверхности одного полупроводникового кристалла (1000... 100 000), для соединения которых широко применяется многослойный монтаж;
- проектирование, разработка конструкторской документации и изготовление фотооригиналов с помощью ЭВМ.

Переход к интеграции большого количества элементов на одном кристалле позволяет прежде всего значительно уменьшить ко-

личество паяных и сварных контактов, характеризующихся пониженной надежностью, так как на каждый вывод микросхемы приходится два сварных и один паяный контакт. В БИС электрическое соединение как отдельных элементов, так и целых их групп (логических ячеек), выполняющих несложные функциональные преобразования, осуществляют с помощью пленочного монтажа. Контакты к элементам формируют в условиях достаточно высокого вакуума, и они отличаются высоким качеством и надежностью. Коммутационные проводники БИС имеют малую длину и ширину ($l \leq 10 \text{ мм}$, $b \approx 5 \dots 10 \text{ мкм}$), что позволяет получить малую задержку распространения сигналов и ослабить уровень внутренних помех за счет паразитных пассивных элементов. Последнее обстоятельство открывает возможность создавать БИС на основе микромощных логических элементов с невысокими уровнями логических перепадов, что позволит снизить потребляемую мощность, температуру перегрева элементов и, следовательно, повысить надежность БИС. Для защиты от помех, наводимых на проводники печатных схем, на периферии кристаллов БИС формируются входные и выходные буферные каскады с повышенной помехоустойчивостью, питаемые от источника повышенного напряжения.

Основные факторы, ограничивающие повышение степени интеграции БИС. При повышении степени интеграции БИС возникает ряд противоречий, частичное разрешение которых может быть достигнуто конструктивно-технологическими и схемотехническими мерами.

С повышением степени интеграции растет функциональная сложность БИС, однако снижается их универсальность. Сложные БИС по своему назначению приближаются к устройствам частного применения, а малый масштаб их производства существенно сказывается на стоимости. При ограничении универсальности БИС растет их номенклатура. Для проектирования и организации производства большой номенклатуры БИС необходимы большие трудовые ресурсы и капитальные затраты во многих отраслях промышленности, разрабатывающих и выпускающих ЭВА специального назначения.

При увеличении количества элементов в БИС растет площадь кристалла, так как на пути уменьшения размеров элементов, межэлементных промежутков, коммутационных проводников и контактных площадок имеется ряд ограничений, обусловленных требованиями электрическими параметрами, условиями работоспособности (паразитные связи, электрический пробой), уровнем надежности (ограниченная максимальная рабочая температура) и возможностями технологии. С увеличением площади кристалла уменьшается также выход годных кристаллов на технологических операциях, связанных с маскированием окисной пленкой, потому что в окисной пленке существуют окна-проколы, возникающие вследствие дефектности структуры самой окисной пленки и наличия дефектов в фотошаблонах. Через проколы в окисле возможна диффузия или ионная имплантация атомов примесей в нежелательных

участках микросхемы и короткие замыкания металлизации на полупроводниковые области кристалла.

Качественная картина, иллюстрирующая влияние площади кристалла на выход годных, показана на рис. 5.1.1. Предполагается, что обе пластины имеют одинаковое распределение дефектов. Из




Рис. 5.1.1. Иллюстрация влияния площади кристалла $S_{кр}$ на выход годных кристаллов при случайном распределении дефектов по поверхности полупроводниковой пластины




Рис. 5.1.2. Иллюстрация к определению выхода годных кристаллов

рисунка видно, что количество годных кристаллов растет при уменьшении их площади. Количественную оценку выхода годных кристаллов можно произвести по методике, изложенной в § 3.6, в предположении случайного распределения дефектов по поверхности пластины. Вероятность обнаружения m дефектов на чувствительной к проколам площади кристалла $S_{чуб i}$ (см. рис. 5.1.2) после проведения i -й операции определяется распределением Пуассона:

$$p_{mi}(S_{чуб i}) = \frac{(d_{\pi} S_{чуб i})^m}{m!} \exp(-d_{\pi} S_{чуб i}),$$

где d_{π} — средняя плотность проколов в окисной пленке. Экспериментально мы определяем эту величину как отношение количества кристаллов $n_{кр m i}$ с m дефектами на площади $S_{чуб i}$ к полному количеству кристаллов на пластине $n_{кр}$: $p^*_{m i} = n_{кр m i} / n_{кр}$. При $m = 0$ отношение $n_{кр 0 i} / n_{кр}$ дает выход годных кристаллов после проведения i -й операции. Следовательно,

$$p^*_{0 i} = n_{кр 0 i} / n_{кр} \approx p_{0 i}(S_{чуб i}) = \exp(-d_{\pi} S_{чуб i}) = \exp(-d_{\pi} B_{\pi i} S_{кр}),$$

где $B_{\pi i} = S_{чуб i} / S_{кр}$ — коэффициент поражаемости кристалла в процессе проведения i -й операции. Величина $B_{\pi i}$ зависит от структуры кристалла и находится в пределах $0 \dots 0,25$ [9].

Выход годных кристаллов после проведения k операций равен

$$p^*_{0 k} = \prod_{i=1}^k p^*_{0 i} \approx \exp\left(-d_{\pi} S_{кр} \sum_{i=1}^k B_{\pi i}\right).$$

На рис. 5.1.3 в качестве примера приведены зависимости выхода годных кристаллов от $S_{кр}$ для $B_{\pi} = \sum_{i=1}^k B_{\pi i} = 0,25$.

Выход годных кристаллов значительно влияет на стоимость БИС. В настоящее время экономически выгодно производить БИС при выходе годных кристаллов $1 \dots 5\%$. В этом случае максимальная площадь кристаллов составляет около 50 мм^2 . Для повышения выхода годных кристаллов необходимо минимизировать количество технологических операций, связанных с фотолитографией окисных пленок.

Существенное снижение площади кристалла БИС на биполярных транзисторах при высокой степени интеграции дает применение многослойного пленочного монтажа. Однако необходимо иметь в виду наличие дефектов в межслойной изоляции коммутационных проводников. В БИС применяются обычно не более трех слоев металлизации: первый объединяет элементы в функциональные узлы, осуществляющие различные логические операции, с помощью последующих функциональные узлы объединяются в более сложные устройства (регистры, память, процессоры и т. п.).

При повышении уровня интеграции увеличивается мощность, выделяемая элементами кристалла. Чтобы теплоотвод обеспечивал нормальный тепловой режим элементов кристалла и, следовательно, достаточно высокую надежность БИС, необходимо большое внимание уделять конструкции корпуса БИС и отводу тепла от его поверхности. При мощностях несколько ватт требуется применение принудительных систем воздушного или жидкостного охлаждения, которые заметно уменьшают выигрыш в снижении массогабаритных характеристик, получаемый от применения БИС в аппаратуре.

БИС характеризуется достаточно большим количеством внешних выводов ($14 \dots 88$). Количество внешних выводов в значительной степени определяет габариты корпуса и коэффициент использования объема БИС, стоимость корпуса, а также сложность печатного монтажа типовых элементов замены, в которых используются БИС. Для уменьшения количества выводов БИС частного применения необходимо осуществлять рациональное разбиение логической схемы системы, выполненной на уровне элементарных логических элементов. Задача оптимального распределения логических элементов системы в модулях (БИС) решается с помощью ЭВМ. Резко сократить количество выводов БИС можно введением схемной избыточности путем включения в кристалл схем внутреннего управления. Например, в БИС ОЗУ широко применяются мультиплексоры.




Рис. 5.1.3. Зависимость выхода годных кристаллов от площади кристалла $S_{кр}$

Выше отмечалось, что применение БИС позволило существенно повысить помехоустойчивость аппаратуры. Однако по мере усложнения БИС при соответствующем увеличении размеров кристалла растет длина коммутационных проводников и увеличиваются паразитные параметры монтажа (сопротивления, индуктивности, емкости и взаимные индуктивности), понижающие быстродействие и внутреннюю помехоустойчивость БИС. Допустимые падения напряжений на сигнальных шинах и шинах питания ограничивают геометрические размеры коммутационных проводников и полупроводниковых областей БИС.

Как проектирование, так и изготовление конструкторской документации и технологической оснастки (фотооригиналов), контроль качества конструкторской документации и контроль БИС на функционирование на завершающих этапах производства немислимы без применения ЭВМ. Конструктор не может в приемлемые сроки разработать оптимальную конструкцию БИС, осуществить качественную проверку соответствия топологии заданной электрической схеме, учесть влияние на функционирование БИС большого количества паразитных эффектов, обусловленных особенностями конструкции. Для контроля БИС на функционирование требуется большое число тестовых проверок. Достоверный контроль БИС в приемлемые сроки может быть проведен только с применением ЭВМ.

Особенности конструктивно-технологической реализации БИС. В кристаллах БИС применяют фиксированную и программируемую разводку коммутационных проводников. При фиксированной разводке проводников для выхода годных БИС требуется 100%-ный выход годных элементов, формируемых в кристалле. Это сложная технологическая проблема, ограничивающая степень интеграции микросхем.

В БИС, состоящих из большого количества однородных функциональных узлов-ячеек, для повышения выхода можно вводить избыточность. В полупроводниковой пластине формируют массив однородных ячеек с контактными площадками для проверки их годности с помощью микрозондов. Карту годности ячеек заносят в память ЭВМ. С помощью ЭВМ разрабатывают индивидуальную для каждой БИС коммутацию годных ячеек (программируемая разводка) и изготавливают необходимые фотошаблоны. Метод программируемой разводки требует применения сложного вычислительного и технологического оборудования. Кроме того, большая площадь, занимаемая контактными площадками ячеек, не позволяет получить высокую степень использования площади кристалла БИС (на контактной площадке размером 100×100 мкм можно разместить четыре элемента памяти на основе интегральной инжекционной логики). Чтобы сократить количество внутренних контактных площадок, используют сложные ячейки-матрицы, состоящие из нескольких логических элементов. Внутри матриц применяют фиксированную разводку.

Для изготовления заказных БИС применяют микроматричные структуры, в основу построения которых положена идея базового кристалла, применяемая при изготовлении ИС частного применения. Базовый кристалл ИС состоит из определенного набора активных и пассивных элементов. Заданные параметры ИС обеспечиваются индивидуальной разводкой коммутационных проводников, реализуемой с помощью заказного фотошаблона.

Существует несколько вариантов построения базовых кристаллов БИС. В качестве примера рассмотрим организацию базового кристалла БИС на основе биполярных транзисторов с применением двухуровневой металлизации.

Все поле базового кристалла разделяется на две части: внутреннюю и периферийную. Во внутренней части поля кристалла располагается микроматрица идентичных по размерам областей (ячеек), внутри которых формируются одинаковые группы активных и пассивных элементов (транзисторов, диодов, резисторов, конденсаторов). На основе этих элементов с помощью первого слоя металлизации формируются различные функциональные преобразователи информации (логические элементы, RS-, D-, T-, JK-триггеры, сумматоры, счетчики, разряды регистров сдвига, элементы памяти, усилители, компараторы и т. п.). Количество элементов в группе (ячейке) зависит от сложности реализуемых функций (от 10 до 50).

На периферийной части поля кристалла располагают контактные площадки и группы элементов, с помощью которых формируют различные периферийные устройства (буферы, мультиплексоры, регистры временного хранения информации).

Создается библиотечный набор топологий рассматриваемых преобразователей информации, что позволяет существенно упростить процесс проектирования БИС частного применения. Задача разработчика БИС частного применения состоит в том, чтобы рационально разместить на поле базового кристалла необходимые для реализации заданной функции имеющиеся в наборе функциональные преобразователи информации и произвести трассировку межсоединений с помощью второго слоя металлизации. Между ячейками базового кристалла выделяются полосы (каналы) для проводки трасс межсоединений. На этих полосах могут быть сформированы элементы подныривания, с помощью которых устраняются пересечения ортогональных проводников.

§ 5.2. Логические элементы ИС и БИС

В интегральных микросхемах на биполярных транзисторах широко применяются транзисторные логические элементы с резистивными связями (РТЛ), транзисторно-транзисторные логические элементы (ТТЛ), транзисторные логические элементы с эмиттерными связями (ЭСЛ), логические элементы с инжекционным питанием (ИЭЛ). Интегральные схемы на МДП-транзисторах строятся на основе статических и динамических логических элементов с интегральной нагрузкой и логических элементов с взаимодополняющими МДП-транзисторами (КМДП — комплементарные МДП-структуры).

Рассмотрим несколько примеров конструктивно-технологической реализации логических элементов на биполярных и МДП-транзисторах.

Эмиттерно-связанная логика (ЭСЛ). Эмиттерно-связанные логические элементы или токовые ключи характеризуются наибольшим быстродействием. Среднее время задержки на один ключ составляет 0,5...2 нс в зависимости от уровня потребляемой мощности. Высокое быстродействие достигается работой ключевых транзисторов в ненасыщенном режиме, использованием достаточно больших выходных токов (10...20 мА) эмиттерных повторителей и низкого логического перепада (0,8 В). В схеме элемента ЭСЛ-типа с тремя входами (рис. 5.2.1) логический элемент выполняет функцию ИЛИ-НЕ по выходу 1 и функцию ИЛИ по выходу 2.

Рассмотрим топологию ЭСЛ-элемента, изготовленного методом эпитаксиально-планарной технологии (рис. 5.2.2). Ключевые транзисторы VT_A , VT_B , VT_C имеют общий коллектор. Размеры области коллектора опорного транзи-




Рис. 5.2.1. Схема трехвходового элемента ЭСЛ-типа




Рис. 5.2.2. Топология элемента ЭСЛ-типа

стора $VT_{ЭП}$ такие же, как у общего коллектора ключевых транзисторов. Это необходимо для уравнивания быстродействия обоих плеч ЭСЛ-элемента. Транзисторы $VT_{ЭП1}$, $VT_{ЭП2}$ и диффузионные резисторы R_0 , $R_{Н1}$, $R_{Н2}$, $R_{ЭП1}$, $R_{ЭП2}$ расположены в одном n -кармане, на который подан запирающий положительный потенциал $U_{нп}$ для ослабления активных и пассивных паразитных связей (см. § 5.4). Эта изолированная n -область одновременно выполняет роль коллекторов транзисторов $VT_{ЭП1}$, $VT_{ЭП2}$ эмиттерных повторителей. Для уменьшения сопротивления тела коллекторов и обеспечения качественного контакта к коллекторным областям применяются кольцевые n^+ -области. Контакты P_1 , P_2 предназначены для подключения расширителей по входу. Общий выход «земля» соединяется с p -подложкой.

Транзисторно-транзисторные логические элементы (ТТЛ). ТТЛ-элементы широко применяются в ИС среднего быстродействия. Они характеризуются простой конструкцией, высокой помехоустойчивостью и нагрузочной способностью при применении выходных усилителей мощности. В простой схеме двухвходового ТТЛ-элемента, применяемого в БИС (рис. 5.2.3), двухэмиттерный транзистор $VT1$ выполняет логическую операцию И, а транзистор $VT2$ входит в состав инвертора. В общем случае на входе применяют многоэмиттерные транзисторы.






Рис. 5.2.3. Схема двухвходового ТТЛ-элемента

Рис. 5.2.4. Топология (а) и упрощенная схема (б) двухэмиттерного транзистора

Рассмотрим особенности работы ТТЛ-элемента. Если на эмиттеры Э1 и Э2 одновременно подаются входные уровни логической единицы, то транзистор $VT1$ переходит в инверсный режим работы.

Достаточно большой ток базы I_B через коллекторный переход $VT1$ поступает в базу транзистора $VT2$ и открывает его. Для повышения нагрузочной способности ТТЛ-элементов желательно уменьшать их входные токи при логической единице на входе. Это условие обеспечивается конструкцией многоэмиттерного транзистора. В одной из конструкций двухэмиттерного транзистора (рис. 5.2.4) диод VD образован расширенной областью вывода базы B , а резистор r_6 — узкой перемычкой p -области. За счет r_6 уменьшается смещение инверсно включенного p - n -транзистора и, следовательно, ток $I_{вх}$ через транзистор. Большая часть тока I_B втекает в базу транзистора $VT2$ через диод VD .

Если хотя бы на один из эмиттеров Э1 или Э2 подано входное напряжение логического нуля, напряжение на базе многоэмиттерного транзистора снижается до напряжения смещения открытого p - n^+ -перехода ($\sim 0,8$ В) и транзистор $VT2$ практически запирается, так как это напряжение распределяется между двумя последовательно включенными p - n -переходами (диод VD , эмиттерный переход транзистора $VT2$).

Логика с интегральной нагрузкой. Основной структурной единицей логических элементов на МДП-транзисторах является инвертор, состоящий из ключевого и нагрузочного МДП-транзисторов. Использование МДП-транзистора в качестве нагрузки дает большую экономию площади кристалла, потому что

Эффективное сопротивление квадрата индуцированного или встроенного каналов составляет около 20 кОм/□ (диффузионные резисторы имеют $\rho_{\square} \approx 100 \dots 200 \text{ Ом}/\square$). Применяется три разновидности инверторов: инвертор с нелинейной (ненасыщенной) нагрузкой (рис. 5.2.5,а), инвертор с квазилинейной нагрузкой (рис. 5.2.5,б), инвертор с токостабилизирующей нагрузкой (рис. 5.2.5,в).




Рис. 5.2.5. Схемы инверторов на МДП-транзисторах с нелинейной (а), квазилинейной (б) и токостабилизирующей (в) нагрузками

Затвор нагрузочного транзистора VT2 инвертора с нелинейной нагрузкой соединен с его стоком. Потенциалы затвора и стока этого транзистора равны напряжению источника питания $U_{нп}$. Нагрузочный транзистор VT2 открывается, если напряжение на его истоке, равное выходному напряжению инвертора $U_{вых1}$, будет на $U_{з\text{ пор}2}$ меньше $U_{нп}$, где $U_{з\text{ пор}2}$ — пороговое напряжение нагрузочного транзистора. Нагрузочная характеристика инвертора с нелинейной нагрузкой изображена на рис. 5.2.6,а. На участке $U_{нп} \dots (U_{нп} - U_{з\text{ пор}2})$ роль нагрузки выполняет большое сопротивление утечки нагрузочного транзистора.




Рис. 5.2.6. Нагрузочные характеристики инверторов с нелинейной (а), квазилинейной (б) и токостабилизирующей (в) нагрузками

На затвор нагрузочного транзистора VT2 инвертора с квазилинейной нагрузкой (рис. 5.2.5,б) подается напряжение $U_{смз}$ от отдельного источника. При этом выполняется условие $U_{смз} \geq U_{нп} + U_{з\text{ пор}2}$. Следовательно, нагрузочный МДП-транзистор находится в открытом состоянии при любом входном напряжении инвертора.

В инверторе с токостабилизирующей нагрузкой (рис. 5.2.6,в) используется нагрузочный МДП-транзистор со встроенным каналом. Затвор этого транзистора соединен с его истоком.

Ключевой и нагрузочный МОП-транзисторы характеризуются коэффициентами формы каналов $K_{фк1} = K_{ф1} = L_{кан1}/B_{кан1}$ и $K_{фк2} = K_{ф2} = L_{кан2}/B_{кан2}$, где

$L_{кан1}$, $B_{кан1}$ — длина и ширина канала ключевого МДП-транзистора, а $L_{кан2}$, $B_{кан2}$ — длина и ширина канала нагрузочного МДП-транзистора. Для повышения помехоустойчивости и быстродействия логических элементов используются большие отношения $K_{фк}/K_{фкл} = K_0 = (L_{кан2}B_{кан1})/(L_{кан1}B_{кан2}) \geq 10$.

Рассмотрим особенности передаточных характеристик инверторов с различными нагрузками (рис. 5.2.7). Инвертор с нелинейной нагрузкой характеризуется наименьшим логическим перепадом $\Delta U_{л}$. Наиболее крутую передаточную характеристику имеет инвертор с токостабилизирующей нагрузкой, что обеспечивает его наибольшую помехоустойчивость.




Рис. 5.2.7. Передаточные характеристики инверторов с нелинейной (а), квазилинейной (б) и токостабилизирующей (в) нагрузками

Для обеспечения нормальной работы инверторов в цепочной схеме прежде всего необходимо, чтобы выходное напряжение логического нуля $U_{вых(j-1)}^0$ предыдущего инвертора было ниже порогового напряжения ключевого транзистора $U_{з\text{ пор}1j}$ последующего инвертора. Это условие выполняется при правильном выборе соотношений между напряжениями источника питания $U_{нп}$ и пороговыми напряжениями транзисторов $U_{з\text{ пор}1}$, $U_{з\text{ пор}2}$, а также при достаточно высоких значениях отношения коэффициентов формы ключевого и нагрузочного транзисторов.

Необходимая величина коэффициента $K_0 = L_{кан2}B_{кан1}/(L_{кан1}B_{кан2})$ определяется выбором соответствующих величин $L_{кан2}$ и $B_{кан1}$ при минимально возможных величинах $L_{кан1\text{ min}}$ и $B_{кан2\text{ min}}$, которые ограничиваются в основном возможностями технологии. Кроме того, величина $L_{кан1\text{ min}}$ может быть ограничена также заданным уровнем напряжения источника питания (должен отсутствовать пробой не только перехода сток — подложка, но и области объемного заряда на промежутке сток — исток). Ширину канала ключевого транзистора $B_{кан1}$ можно выбирать, исходя из заданной его крутизны (см. рис. 4.7.2), а длина канала $L_{кан2}$ нагрузочного транзистора в этом случае находится из условия обеспечения необходимого коэффициента K_0 , определяемого заданным уровнем помехоустойчивости. Для определения $B_{кан1}$ и $L_{кан2}$ при заданном значении $K_0 = L_{кан2}B_{кан1}/(L_{кан1\text{ min}}B_{кан2\text{ min}})$ может также использоваться условие обеспечения минимальной площади $S_{ин} = L_{кан1\text{ min}}B_{кан1} + L_{кан2}B_{кан2\text{ min}}$, занимаемой МДП-транзисторами инвертора,

$$L_{кан2} = L_{кан1\text{ min}}\sqrt{K_0}; B_{кан1} = B_{кан2\text{ min}}\sqrt{K_0}. \quad (5.2.1)$$

Сравнение характеристик инверторов с индуцированными каналами показывает, что инвертор с квазилинейной нагрузкой обладает лучшей помехоустойчивостью в большем быстродействии. Однако для подачи напряжения смещения на затворы МДП-транзисторов в инверторах с квазилинейными нагрузками требуется дополнительная шина, что существенно усложняет топологию кристалла микросхемы. Поэтому в практических разработках широко применяется более простой инвертор с нелинейной нагрузкой. Пример топологии инвертора с нелинейной нагрузкой показан на рис. 5.2.8. Для увеличения плотности компоновки

применяется совмещение диффузионных областей стока управляющего (ключа-вого) и истока нагрузочного МДП-транзисторов.

На основе инверторов путем параллельного или последовательного соединения ключевых транзисторов строятся m -входные логические элементы ИЛИ—НЕ и И—НЕ. В m -входных логических элементах И—НЕ m -ключевых транзисторов соединяют последовательно. Для обеспечения достаточно малого




Рис. 5.2.8. Топология (а) и поперечное сечение (б) инвертора с нелинейной нагрузкой

напряжения логического нуля $U_{\text{вых}}^0 = U_{\text{вых}1}^0 + \dots + U_{\text{вых}i}^0 + \dots + U_{\text{вых}m}^0$, где $U_{\text{вых}i}^0$ — напряжение логического нуля i -го ключевого МДП-транзистора, необходимо применять ключевые МДП-транзисторы, у которых ширина канала в m раз больше ширины канала ключевого транзистора простейшего инвертора. Это ограничивает применение логических элементов И—НЕ с большим количеством входов.

Логические элементы на взаимодополняющих МДП-транзисторах. Интегральные схемы, построенные на взаимодополняющих МДП-транзисторах (рис. 5.2.9), характеризуются наибольшим быстродействием, помехоустойчивостью и самым малым потреблением мощности от источников питания по сравнению с другими ИС, построенными на основе статических логических элементов с МДП-транзисторами. Инвертор состоит из управляющего $VT2$ и нагрузочного $VT1$ МДП-транзисторов с индуцированными каналами p - и n -типов. Затворы транзисторов объединены. На них подается управляющий входной сигнал $U_{\text{вх}}$, уровень которого изменяется от $U_{\text{вх}}^0 \approx 0$ до $U_{\text{вх}}^1 \approx U_{\text{нп}}$. Управляющий и нагрузочный транзисторы изолированы друг от друга. В рассматриваемой конструкции n -канальный МДП-транзистор находится в изолированной p -области, которая выполняет роль подложки этого транзистора. Истоки МДП-транзисторов соединены с собствен-

ными подложками. Входное напряжение нагрузочного p -канального МДП-транзистора, отсчитываемое от его истока, равно $U_{\text{вх}p} = U_{\text{нп}} - U_{\text{вх}} = U_{\text{нп}} - U_{\text{вх}n}$, где $U_{\text{вх}n} = U_{\text{вх}}$ — входное напряжение управляющего n -канального МДП-транзистора. МДП-транзисторы имеют пороговые напряжения $U_{3 \text{ пор } n}$ и $U_{3 \text{ пор } p}$. Для обеспечения нормальной работы инвертора должны выполняться условия $U_{\text{вх}n}^1 = U_{\text{нп}} > U_{3 \text{ пор } n}$, $U_{\text{вх}p}^1 = U_{\text{нп}} > U_{3 \text{ пор } p}$.

Инвертор на взаимодополняющих МДП-транзисторах можно представить в виде двух последовательно соединенных ключей $Kл1$ и $Kл2$ (рис. 5.2.9, б), управ-




Рис. 5.2.9. Схема (а), электрическая модель (б) и структура (в) КМДП-инвертора:

1 — подложка n -типа; 2, 3 — исток и сток p -канального МДП-транзистора; 4 — каналоограничивающая $n+$ -область; 5, 9 — охранный (каналоограничивающая) $p+$ -область; 6, 8 — сток и исток n -канального МДП-транзистора; 7 — карман n -типа; 10 — область соединения истока n -канального МДП-транзистора с карманом-подложкой; 11, 12 — затворы n -канального и p -канального МДП-транзистора; 13 — область соединения истока p -канального МДП-транзистора с подложкой; 14 — коммутационный проводник

ляемых входным напряжением. Состояния ключей (замкнут, разомкнут) отражают соответствующие состояния МДП-транзисторов (открыт, закрыт). Управляющий n -канальный МДП-транзистор открыт при $U_{\text{вх}} = U_{\text{вх}n} > U_{3 \text{ пор } n}$, а нагрузочный p -канальный МДП-транзистор — при $U_{\text{вх}p} = U_{\text{нп}} - U_{\text{вх}n} > U_{3 \text{ пор } p}$.

На рис. 5.2.10 представлены передаточные характеристики рассматриваемого инвертора при различных соотношениях между пороговыми напряжениями МДП-транзисторов и напряжением источника питания: $U_{3 \text{ пор } n} + U_{3 \text{ пор } p} < U_{\text{нп}}$ (рис. 5.2.10, а); $U_{3 \text{ пор } n} + U_{3 \text{ пор } p} > U_{\text{нп}}$ (рис. 5.2.10, б).

В первом случае при $U_{3 \text{ пор } n} < U_{\text{вх}} < U_{\text{нп}} - U_{3 \text{ пор } p}$ оба транзистора открыты и через них протекает сквозной ток, что повышает мощность, потребляемую от источника питания. При $U_{3 \text{ пор } n} + U_{3 \text{ пор } p} > U_{\text{нп}}$ (второй случай) одновременно открытое состояние обоих транзисторов отсутствует при любом входном напряжении $0 \leq U_{\text{вх}} \leq U_{\text{нп}}$. В области входных напряжений $U_{\text{нп}} - U_{3 \text{ пор } p} < U_{\text{вх}} < U_{3 \text{ пор } n}$ (область БС на рис. 5.2.10, б) выходное напряжение определяется сопротивлением утечки одновременно закрытых управляющего и нагрузочного МДП-транзисторов. На рис. 5.2.10, б штриховой линией ABCD изображена передаточная характеристика КМДП-инвертора с конечными сопротивлениями утечки транзисторов.

В процессе переключения инвертора ток источника питания расходуется только на заряд емкости нагрузки. В состояниях логического нуля и логичес-

кой единицы потребление энергии чрезвычайно мало, так как через закрытые транзисторы протекают только токи утечки.

Рассеиваемая инвертором мощность пропорциональна частоте переключения f , емкости нагрузки C_n и квадрату напряжения источника питания $U_{и.п.}$: $P_{ср} = f C_n U_{и.п.}^2$. Эффективным средством уменьшения $P_{ср}$ является сниже-




Рис. 5.2.10. Передаточные характеристики КМДП-инвертора

ние напряжения источника питания $U_{и.п.}$, уровень которого ограничивается условиями $U_{з.пор.л.} < U_{и.п.}$, $U_{з.пор.р.} < U_{и.п.}$ при одновременном выполнении условия $U_{з.пор.л.} + U_{з.пор.р.} > U_{и.п.}$. Минимальные уровни $U_{з.пор.л.}$, $U_{з.пор.р.}$ определяются возможностями технологии (обеспечение повторяемых параметров в процессе производства) и допустимой помехоустойчивостью. Параметры интегральных схем на взаимодополняющих МДП-транзисторах характеризуются малой чувствительностью к достаточно большим колебаниям напряжения источника питания $U_{и.п.}$, в пределах которых соблюдаются условия: $U_{з.пор.л.} + U_{з.пор.р.} > U_{и.п.}$; $U_{и.п.} > U_{з.пор.л.}$; $U_{и.п.} > U_{з.пор.р.}$. Снижение требований к стабильности выходного напряжения источников питания позволяет упростить их конструкцию, снизить массу и габариты.

Применение инверторов на взаимодополняющих МДП-транзисторах позволяет реализовать БИС с высокой помехоустойчивостью и малым потреблением энергии. Однако ИС на взаимодополняющих МДП-транзисторах характеризуются также более сложной технологией, большими габаритами и стоимостью по сравнению со схемами на одностипных МДП-транзисторах. Размеры логических элементов увеличиваются за счет применения изолирующих и каналаограничивающих областей. Применение сапфировых подложек снимает все проблемы, связанные с изоляцией элементов, и позволяет в 2—3 раза повысить плотность компоновки и быстродействие ИС на взаимодополняющих МДП-транзисторах.

§ 5.3. Микросхемы с функционально-интегрированными элементами

При создании БИС на биполярных транзисторах остро встают такие проблемы, как уменьшение площади, занимаемой отдельными элементами, количества элементов, устранение изоляции элементов, занимающей большую площадь кристалла, упрощение си-

стемы коммутации для существенного уменьшения количества коммутационных проводников и контактных площадок.

Одним из путей решения вышеуказанных проблем является использование новых принципов построения внутренней структуры логических элементов БИС. Например, применение так называемых функционально-интегрированных элементов позволяет перейти от простой интеграции (объединения) элементов на единой полупроводниковой подложке к структурному объединению (совмещению) одностипных полупроводниковых областей различных элементов микросхемы.

Широко используется совмещение областей транзисторов, диодов, резисторов. Резисторы могут быть изготовлены на основе материала коллекторных или базовых областей транзисторной структуры. Поэтому в микросхемах применяют два вида совмещения областей транзисторов и резисторов: областей коллекторов с резисторами и областей баз с резисторами.

В конструкции триггера, изображенной на рис. 5.3.1, нагрузочные резисторы $R1$, $R2$ совмещены с коллекторами транзисторов




Рис. 5.3.1. Схема (а) и конструкция (б) триггера, в которой совмещены коллекторы ключевых транзисторов с нагрузочными резисторами и базами транзисторов связи

$VT1'$, $VT2'$ соответственно. Эти элементы сформированы в изолированных прямоугольных областях эпитаксиального слоя n -типа. Для уменьшения поперечного сечения резисторов $R1$, $R2$ n -области «пережатые» диффузионными p -областями, соединенными сверху с разделительными p^+ -областями. Добавление всего лишь двух p -областей с контактами позволяет реализовать вертикаль-

ные $p-n-p$ -транзисторы связи $VT1''$ и $VT2''$. Таким образом, в рассматриваемой конструкции совмещаются коллекторные n -области транзисторов $VT1'$, $VT2'$, базовые области транзисторов $VT1''$, $VT2''$ и резистивные области резисторов $R1$, $R2$. Коллекторные области $p-n-p$ -транзисторов $VT1'$, $VT2'$ совмещены с p -областью подложки.

Пример конструкции, в которой базовые p -области транзисторов совмещены с нагрузочными диффузионными резисторами противоположных плеч триггера, показан на рис. 5.3.2. Здесь база




Рис. 5.3.2. Схема (а) и конструкция (б) триггера, в которой совмещены базовые области транзисторов с нагрузочными резисторами

транзистора $VT1$ совмещена с резистором $R2$ и анодом нагрузочного диода $VD1$, который применяется для создания нелинейной нагрузки. Эти совмещенные элементы, сосредоточенные в изолированной n -области, на схеме рис. 5.3.2, а заштрихованы. Диоды $VD1$ и $VD2$ образованы участками $p-n$ -переходов, которые расположены в областях контактов для подключения источника питания $U_{н.п.}$. Для приконтактных p - и n -областей характерна максимальная разность потенциалов при протекании тока через резистор открытого плеча. Открывающийся участок $p-n$ -перехода шунтирует нагрузочный резистор.

Наибольшее распространение в БИС среднего быстродействия получили совмещенные транзисторные структуры с инжекционным питанием. На основе этих структур строят логические элементы интегральной инжекционной логики (И²Л) и инжекционно-полевой логики (ИПЛ). Использование совмещенных транзистор-

ных структур позволяет отказаться от применения специальных видов изоляции элементов и существенно повысить плотность компоновки БИС.

В И²Л-элементах совмещаются однотипные области $n-p-n$ и $p-n-p$ -транзисторов. На рис. 5.3.3, а изображено поперечное сечение совмещенной транзисторной структуры с горизонтальным инжектором, в которой совмещаются области вертикального инжектора, в которой совмещаются области вертикального (поперечного) $n-p-n$ - и горизонтального (продольного) $p-n-p$ -транзисторов: эмиттер вертикального инверсно включенного $n-p-n$ -транзистора n_{31} (рис. 5.3.3, в) совмещен с базой n_{62} гори-




Рис. 5.3.3. Поперечные сечения совмещенной транзисторной структуры с горизонтальным инжектором (а), продольного $p-n-p$ -транзистора (б) и поперечного $n-p-n$ -транзистора (в)

зонтального $p-n-p$ -транзистора (рис. 5.3.3, б), база p_{61} вертикального $n-p-n$ -транзистора (рис. 5.3.3, в) совмещена с коллектором p_{K2} горизонтального $p-n-p$ -транзистора (рис. 5.3.3, б). Схема структуры, соответствующая вышеуказанному объединению областей транзисторов, показана на рис. 5.3.4, а.




Рис. 5.3.4. Упрощенные схемы совмещенных транзисторных структур с инжекционным питанием

В схемах, построенных на основе совмещенных транзисторных структур, продольный $p-n-p$ -транзистор выполняет роль активной нагрузки. В упрощенной схеме структуры (рис. 5.3.4, б) $p-n-p$ -транзистор, включенный по схеме с общей базой, заменен генератором тока I_T .

Эмиттер $p-n-p$ -транзистора получил название «инжектор», потому что при положительном смещении он инжектирует дырки в область базы n_{62} структуры, которые экстрагируются коллектором $p-n-p$ -транзистора. Этот дырочный ток является током источника питания баз или коллекторов ключевых $n-p-n$ -транзисторов (см. рис. 5.3.6), поэтому микросхемы, построенные на основе рассматриваемых структур, называются интегральными схемами с инжекционным питанием.

Для совмещенных транзисторных структур с инжекционным питанием, применяемых в логических устройствах, характерно два граничных режима работы: база B замкнута (рис. 5.3.5, а); база B разомкнута (рис. 5.3.5, б). На схеме рис. 5.3.5, а роль ключа $Kл$ для $(m+1)$ -й структуры выполняет ключевой $n-p-n$ -транзистор m -й структуры (см. рис. 5.3.6).




Рис. 5.3.5. Иллюстрация двух граничных режимов работы совмещенной транзисторной структуры в логических устройствах: а — база B замкнута; б — база B разомкнута

При работе совмещенной транзисторной структуры в режиме короткозамкнутой базы B (рис. 5.3.5, а) ключевой транзистор заперт (ток коллектора $I_K \approx 0$), так как эмиттерный переход имеет нулевое смещение. Из базы B вытекает ток I_B , равный дырочному току коллектора $p-n-p$ -транзистора в режиме короткозамкнутого выхода, когда $U_{КБ} \approx 0$;

$$I_B = I^p_{КБ} = \alpha^p_N I_{Ин}$$

где α^p_N — нормальный коэффициент передачи тока $p-n-p$ -транзистора; $I_{Ин}$ — ток инжектора.

При разомкнутой базе B (рис. 5.3.5, б) дырочный ток, втекающий в базу $p_{б1}$ со стороны инжектора, является внутренним базовым током $I_{Бвн}$ вертикального $n-p-n$ -транзистора, который обеспечивает его открытое состояние (режим насыщения). Коллекторный ток структуры равен

$$I_K = I_{Бвн} B^n_{стI} \approx \alpha^p_N B^n_{стI} I_{Ин} = K_{iИн} I_{Ин}$$




Рис. 5.3.6. Типовая схема последовательного соединения совмещенных транзисторных структур (а) и согласование их выходных и входных характеристик (б)

где $B^n_{стI}$ — инверсный коэффициент усиления тока базы вертикального $n-p-n$ -транзистора; $K_{iИн} = \alpha^p_N B^n_{стI} = I_K / I_{Ин}$ — коэффициент использования тока инжектора.

На рис. 5.3.6, а показана типовая схема последовательного (цепочного) соединения структур с инжекционным питанием в логических устройствах. Входная характеристика $(m+1)$ -й структуры является нагрузочной характеристикой m -й структуры. На рис. 5.3.6, б совмещены выходные и входная характеристики соответственно m -й и $(m+1)$ -й структур. Точка 1 соответствует режиму насыщения, а точка 2 — режиму отсечки m -й структуры. Коллекторный ток m -й структуры в режиме насыщения $I_{К нас m}$ равен входному току $(m+1)$ -й структуры в режиме отсечки (короткозамкнутая база): $I_{К нас m} = \alpha^p_N I_{Ин (m+1)}$. Для гарантированного переключения нагрузки должно выполняться условие насыщения коллектора m -й структуры:

$$I_{К нас m} = |\alpha^p_N I_{Ин (m+1)}| < < |\alpha^p_N B^n_{стI} I_{Ин m}|_{I_{Бм} = 0}$$

При одинаковых токах инжекторов $I_{Ин m} = I_{Ин (m+1)}$ приведенное выше условие сводится к виду $B^n_{стI} > 1$. Необходимое значение $B^n_{стI}$ обеспечивается выбором структуры и топологии ключевого $n-p-n$ -транзистора (см. § 4.2).

Нагруженная совмещенная транзисторная структура с инжекционным питанием выполняет элементарную логическую операцию НЕ. Для разветвления выхода инвертора применяют многоколлекторные структуры с инжекционным питанием (рис. 5.3.7). На основе двухколлекторных инверторов можно построить RS-триггер (рис. 5.3.8), в котором коллекторы $K12$, $K21$ совместно с базами




Рис. 5.3.7. Поперечное сечение (а) и схема (б) многоколлекторной совмещенной транзисторной структуры с горизонтальным инжектором




Рис. 5.3.8. Топология (а) и схема (б) RS-триггера, построенного на основе совмещенных транзисторных структур

B2, B1 образуют цепи положительной обратной связи. Применение коллекторов **K11, K22** позволяет развязать входы и выходы RS-триггера. Управление RS-триггером осуществляется с помощью ключей, изображенных штриховыми линиями. На основе RS-триггеров строятся запоминающие и регистровые устройства БИС.

В совмещенной транзисторной структуре с вертикальным инжектором (рис. 5.3.9, **a**) осуществлено совмещение однотипных областей вертикальных **p-n-p** и **n-p-n**-транзисторов, структуры которых изображены на рис. 5.3.9, **б** и 5.3.9, **в**. На рис. 5.3.9, **a**




Рис. 5.3.9. Поперечные сечения совмещенной транзисторной структуры с вертикальным инжектором (**a**), вертикального **p-n-p**-транзистора (**б**) и вертикального **n-p-n**-транзистора (**в**)

p-n-p- и **n-p-n**-транзисторы условно выделены зонами **I** и **II**. Роль инжектора выполняет общая для всего кристалла БИС **p**-подложка, на которую подается положительный потенциал. Внутренний **n+**-слой обеспечивает малое сопротивление общей заземленной шины. Окно в этом слое необходимо для получения достаточно высокого прямого коэффициента передачи вертикального **p-n-p**-транзистора.


Вертикальные совмещенные транзисторные структуры позволяют получить высокую плотность размещения логических элементов, так как с поверхности кристалла полностью убираются шина питания $U_{ин}$ (**p**-подложка) и шина заземления (**n+**-слой). На поверхности кристалла остаются только проводники, необходимые для осуществления логических связей.

В логических элементах инжекционно-полевой логики (ИПЛ) используется совмещение однотипных полупроводниковых областей полевых транзисторов с затворами, изолированными **p-n**-переходами, и биполярных транзисторов. На рис. 5.3.10 в качестве примера показана совмещенная транзисторная структура ИПЛ, состоящая из вертикального **n**-канального полевого транзистора и горизонтального биполярного **p-n-p**-транзистора. В этой структуре области коллектора **p**-типа и базы **n**-типа горизонтального **p-n-p**-транзистора совмещены соответственно с областями затвора и истока **n**-канального полевого транзистора. В роли стока

n-канального полевого транзистора используется сильнолегированная **n+**-область, сформированная внутри **p**-области затвора.

Состояние полевого транзистора (открыто, закрыто) определяется потенциалом затвора. Удельное сопротивление **n**-слоя и размеры поперечного сечения канала выбираются так, что при

Рис. 5.3.10. Совмещенная транзисторная структура инжекционно-полевой логики



нулевом потенциале затвора (рис. 5.3.11, **a**) область объемного заряда **p-n**-перехода затвор-канал полностью перекрывает поперечное сечение канала и ток стока практически равен нулю. В этом случае в цепи затвора протекает ток $I_3 = -\alpha^p n I_{ин}$. Если же цепь затвора разомкнута (рис. 5.3.14, **б**), то область затвора (коллектор биполярного транзистора) заряжается положительно




Рис. 5.3.11. Иллюстрация двух граничных режимов работы совмещенной транзисторной структуры ИПЛ при закороченном (**a**) и свободном (**б**) затворе. Штриховыми линиями показаны границы областей объемных зарядов **p-n**-переходов

за счет экстракции дырок из **n**-базы биполярного **p-n-p**-транзистора. В этом случае область объемного заряда затвор-канал сужается так, что образуется проводящий канал **n**-типа между истоком и стоком. Ток канала определяется потенциалом затвора. При повышенных токах инжектора возможна переинжекция дырок из **p**-области затвора в **n**-область канала и, следовательно, модуляция проводимости канала.

Совмещенные транзисторные структуры нормально работают при изменении токов инжекторов в широком диапазоне от долей микроампер до единиц миллиампер. Напряжение питания инжекторов 0,5...1 В. Мощность, потребляемая элементарным логическим элементом, находится в пределах 1 мкВт...1 мВт, а время задержки соответственно равно 1 мкс...1 нс. БИС, построенные на основе И²Л- и ИПЛ-элементов, характеризуются высокой степе-

нию интеграции (до 10^3 инверторов на 1 мм^2), однородной структурой, самоизоляцией элементов, простотой технологии изготовления. Промышленностью освоен выпуск БИС ОЗУ с высокой информационной емкостью (до 16 кбит), микропроцессоров (МП), устройство ввода и вывода информации с преобразователями аналог — код и код — аналог и других устройств ЦВМ.

§ 5.4. Полупроводниковые БИС памяти

Достижения полупроводниковой микроэлектроники открыли широкие возможности для создания интегральных запоминающих устройств (ЗУ) самого различного функционального назначения: сверхоперативные ЗУ (СОЗУ) — для хранения наиболее часто используемых данных; оперативные ЗУ (ОЗУ) — для хранения данных и программ текущих вычислений; постоянные (ПЗУ) и полупостоянные (ППЗУ) ЗУ — для хранения констант и микропрограмм; ассоциативные ЗУ (АЗУ) — для упрощения математического обеспечения и увеличения производительности ЭВМ. Полупроводниковые интегральные ЗУ характеризуются высоким быстродействием и надежностью, низкой потребляемой мощностью и малыми массогабаритными характеристиками.

Структурная схема и параметры БИС памяти с произвольной выборкой (ЗУПВ). В состав БИС памяти с произвольной выборкой (рис. 5.4.1) входят: накопитель, состоящий из N запомина-




Рис. 5.4.1. Структурная схема БИС памяти с произвольной выборкой

ющих элементов (ЗЭ); дешифраторы адреса по осям x — Дш_х и y — Дш_у; формирователи сигналов (ФС) выбора строк, устройство разрядного управления (УРУ); устройство управления считыванием — записью (УУСЗ); выходной усилитель считывания

(УС); входной усилитель записи (УЗ); устройство выбора кристалла (ВК); устройство разрешения записи (РЗ).

Накопитель представляет собой матрицу ЗЭ, состоящую из n строк (слов) и m столбцов (разрядов). Емкость накопителя $N = n \times m$. Элементы памяти накопителя объединяются горизонтальными X и вертикальными Y шинами. Шины X соединяются с выводами формирователей сигналов для выбора строк, а шины Y — с выходами устройства разрядного управления. С помощью шин X и Y осуществляется выбор необходимого элемента памяти накопителя. Часто шины X для выбора строк по аналогии с организацией ОЗУ называют словарными или адресными (АШ), а шины для выбора столбцов — разрядными (РШ).

Формирователи сигналов строк вырабатывают сигналы, с помощью которых производится выборка определенной строки. Количество формирователей сигналов строк равно количеству строк n . Номер формирователя n_i определяется кодом адреса, поданного на дешифратор строк Дш_х.

Необходимый столбец (разряд) m_i выбирают с помощью устройства разрядного управления и дешифратора (Дш_у), на вход которого подается код выбора разряда. Входной усилитель записи и выходной усилитель считывания служат для ввода и вывода информации. Устройства управления считыванием — записью, выбора кристалла и разрешения записи используют для установления определенного режима работы БИС памяти (хранение, считывание, запись).

В большинстве случаев функционирование БИС памяти происходит в следующем порядке. В режиме хранения на вход ВК подается сигнал логической единицы. Сигналы, поступающие с выхода устройства ВК на входы устройства управления считыванием — записью и выходной усилитель считывания, запрещают доступ информации в накопитель и съем информации с выхода БИС памяти. На выходе УС поддерживается напряжение логического нуля.

При считывании информации на входы Дш_х и Дш_у подаются определенные коды для выбора элемента памяти, а вход ВК переводится в состояние логического нуля. В этом случае выходные сигналы устройства ВК разрешают съем информации из выбранного элемента памяти через усилитель считывания и устройство РУ.

Для записи информации, поданной на вход Д_{вх}, на входы дешифраторов Дш_х и Дш_у подаются коды для выбора элемента памяти, вход ВК переводят в состояние логического нуля, а на вход РЗ подают сигнал с уровнем логической единицы, разрешающий доступ информации со входа усилителя записи в накопитель через устройство разрядного управления. Сигнал разрешения записи подается спустя некоторое время после подачи команды ВК и кодов адреса. Задержка определяется временем установления переходных процессов в дешифраторах Дш_х и Дш_у, формирователе строк и устройстве разрядного управления. Выбранный

элемент памяти должен быть подготовлен к приему информации. При одновременной подаче всех сигналов возможна запись информации в невыбранный элемент памяти или в несколько элементов памяти. Запись информации заканчивается после переключения выбранного элемента памяти.

Рассмотренный алгоритм функционирования БИС памяти характерен как для статических, так и для динамических ОЗУ. Однако в динамических ОЗУ операции записи обязательно предшествует операция считывания. Это обусловлено необходимостью регенерации информации в невыбранных элементах памяти накопителя.

В БИС ОЗУ применяют комбинированную систему выборки элементов памяти, в основу организации которой положена система 2D, дополненная элементами выборки определенного разряда. Ее структурная схема показана на рис. 5.4.2. Организации




Рис. 5.4.2. Комбинированная система выборки

БИС памяти по системе 2D соответствует часть структурной схемы 5.4.2, обведенная пунктиром. При организации ЗУ по системе 2D с помощью дешифратора строк Дш_х и соответствующего формирователя сигнала выборки *j*-й строки выбирают элементы памяти всей строки. Каждый разряд имеет свою схему ввода — вы-

вода информации, состоящую из формирователя сигналов записи и усилителей считывания. По разрядным шинам через устройства ввода — вывода параллельно снимают или подводят информацию ко всем элементам памяти выбранной строки. При такой организации БИС памяти требуется большое количество выводов у корпуса микросхемы. Так, при использовании матрицы $m \times n = 16 \times 16$ корпус микросхемы должен иметь 40 выводов (16 входов, 16 выходов, 4 входа адреса, 1 — разрешение записи, 1 — выбор кристалла, 2 — питание).

Введение дополнительной выборки разряда с помощью дешифратора Дш_у и логических схем, расположенных в каждом устройстве ввода — вывода *i*-го разряда, позволяет существенно сократить количество выводов корпуса микросхемы. При $m \times n = 16 \times 16$ корпус должен иметь 14 выводов (вход — 1, выход — 1, входы дешифратора Дш_х — 4, входы дешифратора Дш_у — 4, вход разрешение записи — 1, вход выбор кристалла — 1, питание — 2).

Таким образом, в комбинированной структуре организации БИС памяти с помощью дешифратора Дш_х выбираются все элементы памяти определенной строки. В режиме считывания информация со всех элементов памяти строки подается на устройства ввода-вывода разрядов. Однако на выход микросхемы поступает информация только через устройство ввода-вывода, выбранное дешифратором Дш_у. Все выходы устройств ввода-вывода объединены схемой сборки (Сб), включающей выходной усилитель считывания. В режиме записи через вход с расширителем РВ информация подается на все входы устройств ввода-вывода разрядов. Однако разряд элемента памяти, выбранного для записи информации, определяется дешифратором разряда Дш_у.

Основными параметрами БИС памяти ОЗУ являются информационная емкость, быстродействие, потребляемая мощность. Типовые значения этих параметров представлены в табл. 5.4.1.

БИС памяти выполняется так, что в режиме хранения потребляется минимальная мощность. Мощность значительно возрастает

Таблица 5.4.1

Типовые значения параметров биполярных и МДП-ИС памяти

Параметры	Биполярные			МДП		
	ОЗУ	ПЗУ	АЗУ	ОЗУ	ПЗУ	АЗУ
Информационная емкость, бит	16...16 384	256...16 384	4...16	256...65 536	1024—65 536	16...64
Время выборки, нс	10...150	10...100	3...30	50...500	100—500	30...100
Удельная потребляемая мощность, мВт/бит	0,1...10	0,05...0,8	5...50	0,01...0,3	0,01	0,5...5,0

ет в процессе считывания и записи информации для повышения быстродействия БИС.

Статические интегральные ЗУ с произвольной выборкой. Статическое ЗУ с произвольной выборкой имеет накопитель, состоящий из двоичных элементов памяти. Каждый из элементов памяти индивидуально устанавливается в одно из двух состояний, и он может находиться в нем сколь угодно долго, пока подается напряжение питания. Основным звеном элемента памяти является статический триггер RS-типа. Для съема информации о состоянии триггера при считывании и управления состоянием триггера при записи информации, а также для взаимной развязки элементов памяти при работе в режиме хранения используются элементы связи и управления. С помощью элементов связи триггеры подсоединяются к словарным и разрядным шинам. Состояние элементов связи и управления определяется потенциалами как на управляющих шинах, так и на элементах RS-триггера. В качестве элементов связи применяют транзисторы и диоды Шотки.

При записи информации для разрядного управления состоянием выбранного элемента памяти в статических ЗУ, как правило, используют две разрядные шины. Наиболее часто эти же шины применяют и для считывания информации.

С формирователей сигналов записи на выбранную пару разрядных шин подаются сигналы противоположной полярности. Например, код 0,1 соответствует записи «1», а код 1,0 — записи «0». На входах невыбранных разрядных шин присутствуют сигналы (потенциалы или токи) одинаковой полярности (0,0 или 1,1), которые не могут изменить состояние RS-триггера элемента памяти.

В качестве примера рассмотрим принцип работы и особенности конструкции элемента памяти ЭСЛ-типа с многоэмиттерными транзисторами, который применяется в быстродействующих БИС ЗУПВ с временем выборки 10...40 нс (рис. 5.4.3). Выборка ЗЭ и управление состоянием триггеров в матрице накопителя производится по цепям эмиттеров.




Рис. 5.4.3. Электрическая схема (а) и временные диаграммы (б) ЗЭ с управлением по цепям эмиттеров

В режиме хранения информации на разрядные шины поданы одинаковые потенциалы U_{xp} , а на адресной шине поддерживается низкий потенциал. При этом эмиттерно-базовые переходы транзисторов, соединенные с разрядными шинами, заперты напряжением смещения U_{xp} . Для уменьшения потребляемой мощности в режиме хранения предусматривается снижение напряжения источника питания всей микросхемы или накопителя. Пусть, например, в режиме хранения транзистор $VT1$ открыт, а транзистор $VT2$ закрыт. Ток открытого транзистора протекает через эмиттер $Э11$.

При выборке ЗЭ для повышения быстродействия ЗУПВ повышают уровень напряжения на шине выбранной строки (повышается потребляемая мощность) и на адресную шину подают повышенный потенциал $U_{аш} > U_{xp}$. В этом случае ток эмиттера $Э11$ открытого транзистора $VT1$ переключается в эмиттер $Э12$, так как эмиттерный переход $Э11 - Б1$ запирается. Таким образом, триггер рассматриваемого ЗЭ переходит в режим управления по эмиттерным цепям. Состояние триггера изменяется под действием разнополярных импульсов, подаваемых на выбранную пару разрядных шин. В режиме считывания на ЗЭ выбранной строки также подают повышенные напряжения питания и выборки $U_{аш}$. При этом эмиттерный ток открытого транзистора триггера втекает в одну из разрядных шин и на одном из резисторов, включенных в цепь источника опорного напряжения, выделяется импульс, сигнализирующий о состоянии триггера ЗЭ. Информация считывается дифференциальным усилителем.

Пример конструктивно-технологической реализации ЗЭ с двухэмиттерными транзисторами показан на рис. 5.4.4. В данной конструкции применены принципы функциональной интеграции однотипных полупроводниковых областей транзисторов, резисторов и диодов Шотки, рассмотренные в § 5.3.




Рис. 5.4.4. Топология ЗЭ, управляемого по цепям эмиттеров

Динамические запоминающие устройства с произвольной выборкой. В БИС динамических ЗУПВ, как правило, используются емкостные накопители. Информация представляется уровнем электрического заряда на обкладках накопительного конденсатора, которому соответствует определенный потенциал. При хранении информации величина заряда изменяется из-за утечек в конструкции микросхемы. Для поддержания заданного состояния ЗЭ динамических ЗУПВ в режиме хранения периодически производится регенерация (восстановление) информации. Регенерация используется также для обеспечения считывания без разрушения информации.

Пример организации динамического ЗУПВ с элементами регенерации для i -го разряда показан на рис. 5.4.5. В данном примере синхросигнал ВК (код 0) разрешает подачу сигналов записи и выдачу сигналов считывания. В режиме регенерации ЗУ




Рис. 5.4.5. Организация динамического ЗУПВ

на вход ВК подается код 1 и доступ к ЗУПВ прекращается. Если информация считывается с любого ЗЭ, то на вход Сч—Зп подается код 1. При этом на шинах Сч и Зп формируются коды 1 и 0 соответственно. Ключ $Kл1_i$, соединяющий разрядную шину $PШ_i$ со входом усилителя A_i , под действием строб-импульса Сч откры-

вается и информация с $ЗЭ_{ji}$ передается на вход восстанавливающего усилителя A_i . Ко входу этого усилителя подключен конденсатор $C_{пи}$, предназначенный для временного хранения информации о состоянии $ЗЭ_i$. (Емкость конденсатора $C_{пи}$ определяется паразитными емкостями конструкции). С выхода A_i информация через $Kл2_i$ подается на выход БИС ЗУПВ. Выходная информация появляется через временной интервал $t_{выб}$ после подачи сигнала Сч.

В режиме записи на вход Сч—Зп подается код 0. На шинах Сч и Зп формируются коды 0 и 1 соответственно. При этом вход усилителя A_i закрытым ключом $Kл1_i$ отключается от соответствующей разрядной шины $PШ_i$, а выход усилителя A_i через открытый стробимпульсом Зп ключ $Kл3_i$ подсоединяется к этой же разрядной шине. Сигнал, поданный на вход БИС ЗУПВ, через ключ $Kл4_i$, открытый стробимпульсом Зп подается на вход усилителя A_i , затем через также открытый ключ $Kл3_i$ на выбранный элемент памяти $ЗЭ_{ji}$.

Если при подаче команды Зп сигнал на входе БИС ЗУПВ отсутствует, то информация, полученная на конденсаторе $C_{пи}$ в процессе считывания, через усилитель A_i и открытый ключ $Kл3_i$ снова подается на выбранный $ЗЭ_{ji}$. Таким образом происходит регенерация информации. Направление передачи информации в цикле регенерации удобно представить в виде петли, показанной на рис. 5.4.5.

В динамических ЗУПВ записи информации, как правило, предшествует считывание с целью регенерации информации в ячейках $ЗЭ_{jn}$ невыбранных разрядов выбранной i -строки и в выбранной ячейке $ЗЭ_{ji}$ при отсутствии информации на входе БИС ЗУПВ. Необходимость восстановления информации на накопительном конденсаторе в каждом цикле обращения к ЗУПВ приводит к заметному снижению быстродействия динамических ЗУ по сравнению с статическими, в которых считывание осуществляется без разрушения информации. При работе БИС ЗУПВ в режиме хранения регенерация производится периодически через постоянные интервалы времени порядка 2 мс. Этот временной интервал определяется допустимым изменением потенциала накопительного конденсатора. На вход ВК подается код запрета, препятствующий доступу к входу и выходу БИС ЗУПВ. С помощью управляющих импульсов, подаваемых на вход Сч—Зп, и кодовых импульсов поочередной последовательной выборки строк осуществляется регенерация ЗЭ каждой строки накопителя в соответствии с выше описанной схемой:



В динамических ЗУПВ потребление энергии происходит в основном при записи и считывании информации. Такие ЗУ характеризуются очень малым потреблением энергии.

Запоминающий элемент динамических ЗУПВ имеет простую конструкцию и занимает небольшую площадь на кристалле. Это позволяет на одном кристалле реализовать БИС ЗУ емкостью в десятки килобит. В современных конструкциях БИС динамических ЗУ наиболее широко используются трех-, двух- и однотранзисторные запоминающие элементы с МДП-структурой (рис. 5.4.6, 5.7.5). Для хранения информации используется накопительный конденсатор $C_{нк}$. Минимальную площадь на полупроводниковой пластине занимают однотранзисторные ЗЭ (рис. 5.4.6). Управление




Рис. 5.4.6. Схемы двух- и однотранзисторного динамических ЗЭ

Рис. 5.4.7. Схема разряда емкости запоминающего элемента $C_{нк}$

ние ЗЭ осуществляется по двум шинам. Запись информации, подаваемой с формирователя импульсов записи по разрядной шине (РШ), происходит при подаче разрешающего сигнала по адресной шине (АШ) на затвор транзистора $VT1$. При считывании информации по АШ подается сигнал разрешения считывания, открывается транзистор $VT1$ и информация с накопительного конденсатора $C_{нк}$ передается на РШ и далее на вход усилителя считывания. Уровень считываемого сигнала зависит от соотношения между емкостями накопительного конденсатора $C_{нк}$ и разрядной шины $C_{рш}$.

Рассмотрим упрощенную схему разряда накопительного конденсатора $C_{нк}$ с начальным уровнем потенциала $U_{снк}(0) = U_0$ через ключ ($Kл$) на незаряженный конденсатор разрядной шины (рис. 5.4.7). Роль ключа в ЗЭ выполняет транзистор $VT1$. После замыкания ключа происходит разряд $C_{нк}$ и заряд $C_{рш}$. В установившемся режиме начальный заряд конденсатора $C_{нк}$ $Q_{снк}(0) = C_{нк} U_{снк}(0)$ распределится на обкладках параллельно включенных конденсаторов $C_{нк}$ и $C_{рш}$. При этом напряжение на конденсаторе равно

$$U_c(\infty) = \frac{Q_{снк}(0)}{C_{нк} + C_{рш}} = U_{снк}(0) \frac{C_{нк}}{C_{нк} + C_{рш}}$$

Для уменьшения площади, занимаемой ЗЭ, стремятся уменьшать $C_{нк}$. В конструкциях накопителей обычно емкость разрядной шины значительно больше емкости накопительного конденсатора. В этом случае $U_c(\infty) \approx U_{снк}(0) C_{нк}/C_{рш}$.

Из этого выражения следует, что для повышения уровня считываемого сигнала необходимо, с одной стороны, применять достаточно высокий уровень потенциала на накопительном конденсаторе, который соответствует коду 1, с другой — конструкция микросхемы должна обеспечивать достаточно низкую емкость разрядной шины. На рис. 5.4.8 показаны некоторые МОП-структуры однотранзисторных ЗЭ. В структуре, показанной на рис. 5.4.8,а, в




Рис. 5.4.8. МОП-структуры однотранзисторных ЗЭ

качестве одного из электродов накопительного конденсатора используется диффузионная область p -типа, а в структуре, показанной на рис. 5.4.8,б, роль этого же электрода выполняет инверсионный p -слой. Для формирования инверсионного слоя на металлический электрод накопительного конденсатора необходимо подавать напряжение смещения, что может усложнять топологию накопителя.

Полупроводниковые интегральные постоянные запоминающие устройства (ПЗУ). ПЗУ обычно работают в режиме считывания информации без разрушения. Информация записывается в процессе производства интегральной схемы ПЗУ или при постановке ПЗУ в конкретное устройство или даже перед началом решения определенной задачи, если возможна электрическая (или какая-либо другая) перестройка ПЗУ. Структурная схема полупроводникового ПЗУ (рис. 5.4.9) отличается от структурной схемы ОЗУ отсутствием элементов для записи информации. Структурная схема ПЗУ с многократной записью информации аналогична структурной схеме ОЗУ.




Рис. 5.4.9. Структурная схема ПЗУ:

БП — блок памяти; УС — усилитель считывания; Дш — дешифратор; ФА — формирователь адреса; УУ — устройство управления

Рис. 5.4.10. Схема блока памяти (накопителя) ПЗУ (ЭС — элемент связи)

Блок памяти (накопителя) ПЗУ (рис. 5.4.10) представляет собой матрицу, в узлах которой расположены элементы связи (ЭС). ЭС может находиться в одном из двух состояний: наличие связи (открытое состояние) соответствует коду 1, отсутствие связи (закрытое состояние) — коду 0. При обращении к ПЗУ сигнал с выхода дешифратора подается на один из словарных столбцов АШ; в соответствии с заданным адресом. Этот сигнал передается в разрядные шины, с которых снимается информация.

В качестве элементов связи используются полупроводниковые диоды и транзисторы. В процессе производства ПЗУ запись информации осуществляется сменой маски металлизации, селективным вскрытием контактных окон или селективным травлением подзатворных окисных пленок в МОП-транзисторах. На рис. 5.4.11 показаны примеры записи информации при помощи заказного фотошаблона металлизации и фотошаблона контактных




Рис. 5.4.11. Запись информации в ПЗУ при помощи заказного фотошаблона металлизации (а) и фотошаблона контактных окон в окисной пленке (б)

окон для ПЗУ, выполненного на основе многоэмиттерных биполярных транзисторов (рис. 5.4.12,а). В изготовленные полупроводниковые ПЗУ информация заносится электрическим методом




Рис. 5.4.12. Схемы элементов связи ПЗУ:

а — многоэмиттерные транзисторы (кодирование осуществляется с помощью заказных фотошаблонов или плавких перемычек); б — диоды с последовательно включенными плавкими перемычками; в — пара встречно включенных диодов (перемычка означает, что VD2 пробит)

путем пережигания плавких, например нихромовых, перемычек Пр (рис. 5.4.12,а,б) или пробоем $p-n$ -переходов в элементах связи, состоящих из двух встречно соединенных диодов (рис. 5.4.12,в). Такая пара диодов, обеспечивает большое сопротивление между адресной и разрядной шинами (код 0). Для установления связи между соответствующими шинами (код 1) производится электрической пробой одного из диодов в процессе записи информации в ПЗУ.

Многочисленная смена информации осуществляется в ПЗУ на МОП-транзисторах с накоплением заряда. Перезапись информации производится с помощью электрических сигналов. Важной особенностью таких ППЗУ является сохранение информации при отключении источников питания.

§ 5.5. Паразитные эффекты в конструкциях полупроводниковых ИС

В конструкциях полупроводниковых ИС проявляются паразитные эффекты активного и пассивного типов, влияющие не только на электрические параметры микросхем, но в некоторых случаях и на их работоспособность.

Паразитные эффекты активного типа обусловлены наличием паразитных транзисторных структур. Паразитный транзисторный эффект проявляется в том случае, когда расстояния между рядом расположенными $p-n$ -переходами сравнимы с диффузионной длиной неосновных носителей, а потенциалы на электродах паразитной транзисторной структуры соответствуют активному рабочему состоянию.

В § 4.2—4.4, 4.8 было показано влияние активной подложки на электрические параметры и характеристики интегральных элементов (транзисторов, диодов, резисторов). Ранее рассмотренные паразитные эффекты обусловлены в основном вертикальными, паразитными $p-n-p$ -транзисторами. При повышении степени интеграции и совершенствовании технологии уменьшаются расстояния между вертикальными участками $p-n$ -переходов, выходящими на границу раздела кремний—окисел. В этом случае образуются паразитные продольные транзисторные структуры, которые ограничивают плотность компоновки БИС.

При анализе влияния активных паразитных эффектов на параметры микросхем в их электрические схемы вводят паразитные транзисторы. Для примера в схеме ТТЛ-элемента, изображенной на рис. 5.2.3, паразитные $p-n-p$ - и $n-p-n$ -транзисторы условно показаны штриховыми линиями. Предполагается, что диффузионные резисторы R_6 и R_n , сформированные на основе базового p -слоя, расположены в одном n -кармане с выводом M . Подложка имеет вывод L . Интегральные транзисторы $VT1$, $VT2$ и резисторы R_6 , R_n имеют паразитные $p-n-p$ -транзисторные структуры, обусловленные наличием активной подложки. Кроме

того, между рядом расположенными в одном n -кармане резисторами R_6 и R_7 может существовать дополнительный горизонтальный $p-n-p$ -транзистор. Паразитный n^+-p-n -транзистор существует между эмиттерными n^+ -областями двухэмиттерного транзистора $VT1$, топология которого показана на рис. 5.2.4,а. Этот транзистор работает в нормальном режиме в том случае, когда на один из эмиттеров подан сигнал логической единицы, а на второй — сигнал логического нуля. Ток паразитного n^+-p-n^+ -транзистора увеличивает входной ток логического элемента. Для уменьшения коэффициента усиления паразитного n^+-p-n^+ -транзистора необходимо на соответствующее расстояние ($W_6 > > L_n$) разнести n^+ -эмиттеры и тем самым увеличивать размеры многоэмиттерного транзистора.

Для повышения плотности компоновки микросхем группа резисторов располагается в одном n -кармане (рис. 5.5.1, 5.2.2). В этом случае уменьшается площадь, занимаемая разделительными




Рис. 5.5.1. Конструкция (а) и упрощенные схемы (б, в) группы диффузионных резисторов, расположенных в одном n -кармане

p^+ -областями. Если n -область кармана имеет «плавающий» потенциал (на вывод N не подано напряжение от внешнего источника), то между резисторами существуют как активные связи, обусловленные паразитными $p-n-p$ -транзисторами (рис.




Рис. 5.5.2. Иллюстрация активных паразитных эффектов в структурах с I^2L -элементами




Рис. 5.5.3. Иллюстрация возможности образования паразитного МОП-транзистора между диффузионными шинами

5.5.1,б), так и пассивные емкостные связи, обусловленные емкостями переходов (рис. 5.5.1,в). Для устранения вышеуказанных связей широко используется подача на n -область кармана самого высокого положительного потенциала U_{np} , а на подложку — отрицательного потенциала. Если источник с отрицательным смещением не используется, то подложку заземляют. При таком распределении потенциалов паразитные $p-n-p$ -транзисторы запираются, так как n -область кармана выполняет роль общей базы этих транзисторов. Емкостная связь между резисторами устраняется потому, что n -область по переменному току заземляется через источник напряжения с малым внутренним сопротивлением. Этот способ устранения емкостных связей между резисторами подобен способу экранирования проводников заземленной плоскостью, рассмотренному в § 3.3.

В структурах с I^2L инверторами (рис. 5.5.2) для повышения плотности компоновки желательно уменьшать расстояния между базовыми p -областями соседних транзисторов. Эти расстояния ограничиваются не только возможностями технологии, но и допустимым уровнем паразитных связей между соседними транзисторами за счет продольных паразитных $p-n-p$ -транзисторов. Смещение p -областей, показанное на рис. 5.5.2, соответствует открытому состоянию паразитного $p-n-p$ -транзистора. Для ослабления рассматриваемых связей применяют промежуточные n^+ -области, которые характеризуются малой диффузионной длиной дырок L_p . Эти же отражающие n^+ -области способствуют повышению эффективности эмиттеров, так как при этом уменьшаются горизонтальные составляющие дырочных токов.

В интегральных схемах на МДП-транзисторах активные паразитные эффекты возникают из-за образования паразитных МДП- и биполярных транзисторов. На рис. 5.5.3 для примера показана возможность образования паразитного n -канала между диффузионными шинами питания n -типа, если поперечная металлическая коммутационная шина находится под высоким положительным потенциалом. Паразитные каналы возникают при недостаточной толщине изолирующего окисла, высоком положительном заряде в этом окисле и высоком удельном сопротивлении материала подложки. Для устранения паразитных каналов используются толстые изолирующие пленки за пределами областей каналов МДП-транзисторов. В этом случае существенно повышается пороговое напряжение паразитных МДП-транзисторов [см. выражение (4.6.10)].

Весьма благоприятные условия для образования паразитных каналов существуют в конструкциях с взаимодополняющими МДП-транзисторами. Структура КМОП-инвертора была показана на рис. 5.2.9,в. Паразитные p -каналы образуются между p -областями 3 и 7 при отрицательном потенциале относительно n -подложки на металлическом коммутационном проводнике (14), соединяющем стоки МДП-транзисторов. Паразитные n -каналы образуются между n -областями 1 и 6 при положительном потенциа-

ле на проводнике (14) относительно p -кармана. Для устранения паразитных каналов применяют охранные n^+ -области на участках возможного образования p -каналов и p^+ -области на участках возможного образования n -каналов. Сильнолегированные n^+ - и p^+ -области предотвращают возможность инверсии проводимости полупроводниковых материалов у границы кремний — окисел.

Паразитные эффекты пассивного типа обусловлены паразитными емкостями $p-n$ -переходов и коммутационных проводников, сопротивлениями полупроводниковых областей активных и пассивных элементов и токоведущих шин. Некоторые из этих эффектов рассмотрены были ранее (паразитные емкости $p-n$ -переходов транзисторов, диодов, резисторов и конденсаторов; сопротивления областей баз и коллекторов транзисторов и обкладок полупроводниковых конденсаторов).

В полупроводниковых ИС с повышенным уровнем интеграции возможны недопустимые падения напряжений на сопротивлениях металлических и полупроводниковых шин. Из-за сопротивления шин между логическими элементами кристаллов образуются гальванические связи, снижающие помехоустойчивость цифровых ИС (см. § 3.3). Для уменьшения сопротивления шин необходимо стремиться минимизировать их длину, так как снижение сопротивления шин увеличением их ширины приводит к понижению плотности компоновки и процента выхода годной продукции из-за коротких замыканий, вызванных дефектами в окисной пленке. В БИС применяют последовательно-параллельную разводку металлических шин питания и заземления (см. рис. 3.3.14,б), чтобы уменьшить их сопротивления, индуктивности и протекающие по ним токи. Снижение сопротивления диффузионных шин путем повышения их толщины практически не используется, так как они формируются одновременно с истоками МДП-транзисторов. Малая глубина диффузионного слоя (1...2 мкм) ограничивается допустимым размытием длины канала из-за диффузии в горизонтальном направлении. Совместное применение диффузии и ионной имплантации позволяет снять вышеуказанное ограничение.

Диффузионная токоведущая шина представляет собой RC -линию с распределенными параметрами. В такой RC -линии могут возникнуть задержка и затухание сигнала, нарушающие работоспособность цифрового устройства. В § 1.3 была приведена методика расчета задержки сигнала RC -линией. Для диффузионной RC -линии длиной l $t_{зд} \approx 0,4\tau = 0,4R_{л}C_{л} = \rho_{\square} C_0 l^2$.

Пример. Определить время задержки, создаваемое диффузионной RC -линией с параметрами $\rho_{\square} \approx 20...50$ Ом/□, $C_0 = 160$ пФ/мм², $l = 5$ мм.

Подставляя исходные данные в приведенную выше формулу для $t_{зд}$, получаем: $t_{зд} \approx 0,4 \cdot (20...50) \cdot 160 \cdot 10^{-12} \cdot 25 = (32...80) \cdot 10^{-9}$ с.

Достаточно длинные металлические коммутационные проводники ($l \approx 1$ см) быстродействующих БИС создают задержку информационных и тактирующих сигналов, сравнимую с задержками в логических элементах. Полупроводниковое основание конеч-

ной толщины (эпитаксиальный слой) оказывает замедляющее воздействие на скорость v распространения электромагнитной волны в линии передачи, представляющей собой МДП-структуру (металл — алюминий, диэлектрик — SiO_2 , полупроводник).

В [8] показано, что при ширине коммутационного проводника, равной толщине эпитаксиального слоя с удельным сопротивлением $\rho_v \approx 0,01...1,0$ Ом·см, $v/c \approx 0,025$, где c — скорость света. Время задержки, создаваемое проводником длиной $l = 1$ см, составляет более 1 нс, что сравнимо со средней задержкой быстродействующих логических ЭЛС элементов ($t_{зд\text{ ср}} \approx 0,5...3$ нс).

Между пересекающимися (изолированными) токоведущими шинами существуют паразитные емкостные связи, сильно влияющие на помехоустойчивость ИС и БИС. Емкость связи можно рассчитать по формуле (1.2.1). Для БИС характерна очень сложная коммутационная сеть. Одна и та же сигнальная шина может неоднократно (десятки раз) пересекаться другими шинами с сигналами, сдвинутыми во времени из-за задержек в линиях связи и активных элементах. Расчет параметров емкостной помехи в сложной коммутационной сети может быть выполнен только с применением ЭВМ.

§ 5.6. Корпуса. Тепловой режим

Корпус полупроводниковый ИС не только защищает элементы кристалла от воздействия внешних механических и климатических факторов (пыль, влага, газы), но и обеспечивает необходимый тепловой режим этих элементов. Проблема теплоотвода тесно связана с проблемой обеспечения высокой надежности микросхем. Экспериментальные данные показывают, что интенсивность отказов возрастает в 1,5...2 раза на каждые 10°С повышения температуры $p-n$ -переходов кристалла.

Конструкция корпуса и теплотехнические свойства материалов в значительной степени определяют тепловой режим элементов кристалла. На рис. 5.6.1,а показана упрощенная модель распределения тепловых потоков в ИС с полым стеклянным, metallo-




Рис. 5.6.1. Упрощенные модели микросхем в полым (а) и в пластмассовом (б) корпусе:

1 — источник тепла; 2 — кристалл; 3 — клеящая прослойка (припой); 4 — корпус; 5 — теплоотвод; 6 — пластмасса; 7 — металлическая вставка — основание

стеклянным или металлокерамическим корпусом. Источники тепла с мощностями $P_1, P_2, \dots, P_i, P_n$ и площадями $S_1, S_2, \dots, S_i, S_n$ расположены в тонком приповерхностном слое кристалла. От источников к корпусу тепловой поток передается в основном в результате кондуктивного теплообмена. Передача тепла от корпуса в окружающую среду (атмосфера, теплоотвод) осуществляется путем конвективного и лучистого теплообмена, если корпус теплоизолирован от теплоотвода (корпус имеет штыревые выводы, зазор между дном корпуса и теплоотводом достаточен для эффективного перемешивания воздуха). Если же корпус находится в тепловом контакте с теплоотводом (тепловая воздушная стенка или клеящая прослойка, непосредственный контакт), то значительная часть теплового потока кристалла может отводиться в теплоотвод через дно корпуса.

В микросхеме с пластмассовым корпусом (рис. 5.6.1, б) для повышения эффективности кондуктивного теплообмена применяют армированные металлические вставки — основания (7). Кристалл (2) приклеивается к металлическому основанию и опрессовывается пластмассой (6).

При анализе теплового режима элементов кристалла необходимо учитывать следующие особенности его конструкции: источники тепла расположены на небольших расстояниях друг от друга (20...100 мкм); кристалл имеет малые продольные размеры (1,5...5 мм), толщина кристалла $h_{кр} \approx 200$ мкм; кремний имеет высокий коэффициент теплопроводности $\lambda_{кр} \approx 80 \dots 130$ Вт/(м·°С). Исследования показывают, что при сравнительно высоких удельных мощностях рассеяния источников тепла $P_{0i} = P_i/S_i \leq 10^3$ мВт/мм² = 10^6 Вт/м² температурный рельеф на поверхности кристалла имеет небольшие отклонения (единицы градусов) от средней поверхностной температуры кристалла $T_{п.кр.}$. Эти особенности при проведении инженерных расчетов позволяют сделать допущение о том, что суммарная мощность источников тепла $P = P_1 + P_2 + \dots + P_i + P_n$ равномерно распределена по поверхности кристалла с площадью $S_{кр.}$

Эквивалентная электротепловая схема микросхемы, модель которой изображена на рис. 5.6.1, а, показана на рис. 5.6.2. Здесь приняты следующие обозначения: $R_{т.кр.} \approx h_{кр}/(\lambda_{кр}S_{кр.})$ — среднее тепловое сопротивление кристалла; $R_{т.кл.} = h_{кл.}/(\lambda_{кр}S_{кр.})$ — тепловое сопротивление слоя клея толщиной $h_{кл.}$ с коэффициентом теплопроводности $\lambda_{кл.}$; $R_{т.вн.к.}$ — внутреннее тепловое сопротивление корпуса (тепловое сопротивление между внутренней поверхностью основания, в которую втекает тепловой поток от кристалла, и наружной поверхностью корпуса, с которой тепловой поток отводится во внешнюю среду); $R_{т.п.к.-с.}$ — тепловое сопротивление поверхность корпуса — окружающая среда.

Если корпус изолирован от теплоотвода, передача тепла в окружающую среду происходит со всей наружной поверхности корпуса $S_{кн.}$ вследствие конвекции и теплоизлучения. При этом $R_{т.п.к.-с.} = R_{т.л.к.} = 1/(\alpha_T S_{кн.})$, где $R_{т.л.к.}$ — тепловое сопротивление

лучистому и конвективному тепловому потоку; α_T — эффективный коэффициент теплоотдачи, равный сумме конвективной ($\alpha_{т.к.}$) и лучистой ($\alpha_{т.л.}$) составляющих.

При хорошем контакте корпуса с теплоотводом отвод тепла от корпуса осуществляется в основном в результате кондуктивного теплообмена через торцевую поверхность корпуса $S_{кн.}$




Рис. 5.6.2. Эквивалентная электротепловая схема ИС с полым корпусом:

$T_{п.кр.}, T_{о.кр.}, T_{о.к.}, T_{п.к.}, T_{с.}$ соответственно температура поверхности кристалла, основания кристалла, поверхности основания корпуса в области закрепления кристалла, поверхности корпуса и окружающей среды

Рис. 5.6.3. Графики для расчета полного теплового сопротивления стеклянного (401.14-1) и металлостеклянного (401.14-2) корпусов при различных размерах кристаллов

этом случае $R_{т.п.к.-с.} \approx R_{т.кон.} = 1/(\alpha_T S_{кн.})$, где $R_{т.кон.}$ — тепловое сопротивление контакта корпус — теплоотвод; α_T — эффективный коэффициент теплоотдачи, равный удельной теплопроводности контакта корпус — теплоотвод, Вт/(м²·°С). Величина коэффициента α_T зависит от условий охлаждения корпуса: естественная конвекция и излучение 5...20, обдув 20...100, кондукция через слой воздуха при $h_3 = 100$ мкм $3 \cdot 10^2$, кондукция через слой клея при $h_3 = 100$ мкм $3 \cdot 10^2 \dots 3 \cdot 10^3$, при плотно прижатых металлических поверхностях (1...10) 10^4 Вт/(м²·°С).

Полное тепловое сопротивление корпуса

$$R_{т.к.} = R_{т.вн.к.} + R_{т.п.к.-с.} = R_{т.вн.к.} + R_{т.л.к.} \parallel R_{т.кон.}$$

В инженерной практике при расчете полного сопротивления корпуса используются графики $R_{т.к.} = F(\alpha_T)$, которые строятся на основании экспериментальных данных или рассчитываются по эмпирическим формулам. На рис. 5.6.3 для примера приведены зависимости $R_{т.к.} = F(\alpha_T)$ для стеклянного (401.14-1) и металлостеклянного (401.14-2) корпусов.

Нормальный тепловой режим элементов кристалла обеспечивается при выполнении условия

$$T_{пкр} = T_{сmax} + P R_{Tпкр-с} \leq T_{доп}, \quad (5.6.1)$$

где $T_{сmax}$ — максимальная температура окружающей среды; $R_{Tпкр-с} = R_{Tкр} + R_{Tкл} + R_{Тк}$ — полное тепловое сопротивление поверхность кристалла — окружающая среда; $T_{доп}$ — допустимая температура элементов кристалла, определяемая заданной надежностью ИС ($T_{доп} \approx +150 \dots 175^\circ \text{C}$).

Из выражения (5.6.1) можно найти допустимое значение полного теплового сопротивления корпуса $R_{Тк}$, если заданы $T_{доп}$, $T_{сmax}$, P , размеры кристалла и известен способ крепления кристалла к корпусу:

$$R_{Тк} \leq \frac{T_{доп} - T_{сmax}}{P} - \frac{1}{S_{кр}} \left(\frac{h_{кр}}{\lambda_{кр}} + \frac{h_{кл}}{\lambda_{кл}} \right). \quad (5.6.2)$$

По данным графиков $R_{Тк} = F(\alpha_T)$ и значениям коэффициента α_T для разных условий охлаждения корпуса можно подобрать необходимый тип корпуса и установить требования к его монтажу и условиям эксплуатации.

Пример. $P = 0,20$ Вт, размеры кристалла $1,5 \times 1,5 \times 0,2$ мм, $h_{кл} \approx 0,1$ мм, $\lambda_{кл} = 1,1$ Вт/(м $^\circ$ С), $T_{доп} = 150^\circ \text{C}$, $T_{сmax} = 125^\circ \text{C}$. Выбрать тип корпуса, условия его монтажа и эксплуатации. Из (5.6.2) следует

$$R_{Тк} \leq \frac{150 - 125}{0,2} - \frac{1}{1,5 \cdot 1,5 \cdot 10^{-6}} \left(\frac{0,2 \cdot 10^{-3}}{130} + \frac{0,1 \cdot 10^{-3}}{1,1} \right) \approx 85^\circ \text{C/Вт}.$$

При использовании стеклянного корпуса 401.14-1 необходима величина $R_{Тк}$ обеспечивает при $\alpha_T \approx 1,5 \cdot 10^3$ Вт/(м 2 ·°С). Для обеспечения данного α_T корпус необходимо приклеивать к теплоотводу. Если выбрать металlostеклянный корпус 401.14-2, то необходимая величина $R_{Тк}$ обеспечивается при $\alpha_T \approx 30$, которое достигается в результате принудительного конвективного теплообмена. Приклеивание этого корпуса к теплоотводу позволит дополнительно облегчить тепловой режим элементов кристалла.

При заданных $R_{Тк}$, размерах и способе крепления кристалла, $T_{доп}$, $T_{сmax}$ из (5.6.1) может быть определена допустимая рассеиваемая кристаллом мощность $P_{доп}$:

$$P_{доп} \leq \frac{T_{доп} - T_{сmax}}{R_{Тк} + (h_{кр}/\lambda_{кр} + h_{кл}/\lambda_{кл})/S_{кр}}. \quad (5.6.3)$$

Пример. Металlostеклянный корпус 401.14-2 приклеивают к теплоотводу: $R_{Тк} \approx 60^\circ \text{C/Вт}$ при $\alpha_T = 8 \cdot 10^2$ Вт/(м 2 ·°С); кристалл размером $1,5 \times 1,5 \times 0,2$ мм припаивают к основанию корпуса ($h_{кл} = 0$); $T_{доп} = +150^\circ \text{C}$, $T_{сmax} = +125^\circ \text{C}$. Определить допустимую рассеиваемую кристаллом мощность $P_{доп}$. Из (5.6.3) следует

$$P_{доп} \leq \frac{150 - 125}{60 + 0,2 \cdot 10^{-3} / (130 \cdot 1,5 \cdot 1,5 \cdot 10^{-6})} = 0,415 \text{ Вт}.$$

Для герметизации кристаллов полупроводниковых ИС применяют стеклянные, металlostеклянные, металлокерамические и пластмассовые корпуса. Конструкции плоских корпусов 401.14-1, 401.14-2 изображены на рис. 5.6.4. Корпус 401.14-1 имеет стеклянное основание с 14 плоскими планарными выводами, расположен-

ными вдоль длинных сторон с шагом 1,25 мм. Металлическую крышку корпуса припаивают к металлизированной поверхности основания. Металlostеклянный корпус 401.14-2 имеет металлическое дно основания, что позволяет существенно снизить тепловое сопротивление корпуса (см. рис. 5.6.3). Для герметизации кристаллов БИС применяют плоские металлокерамические корпуса с 24 и 48 выводами. Примеры конструкции металлокерамических корпусов показаны на рис. 5.6.5. Выводы на теле корпуса формируют методом толсто пленочной технологии (вжигание металла в керамику). Герметичность корпуса в областях выводов обеспечивается применением многослойной керамики. Для уменьшения теплового сопротивления кристалл БИС припаивают к металлическому основанию корпуса.

Пластмассовые прямоугольные корпуса широко применяются в ИС и БИС бытовой и стационарной электронно-вы-




Рис. 5.6.4. Конструкции плоских стеклянного (401.14-1) и металlostеклянного (401.14-2) корпусов с 14 выводами:

1 — стеклянное основание; 2 — металлическая крышка; 3 — металлическое дно; 4 — планарные выводы; 5 — контакты для присоединения проволочных выводов кристалла; 6 — посадочное место кристалла




Рис. 5.6.5. Конструкции плоских прямоугольного (а) и круглого (б) металлокерамических корпусов с 24 выводами:

1 — керамическое тело корпуса; 2 — выводная рамка; 3 — внутренние контактные площадки; 4 — металлизированные выводы корпуса; 5 — металлическое основание корпуса (дно); 6 — металлизированный ободок для герметизации; 7 — посадочное место кристалла





Рис. 5.6.6. Конструкция пластмассового корпуса 201.14-1



числительной аппаратуры, работающей в нормальных условиях. В конструкции пластмассового корпуса 201.14-1 (рис. 5.6.6) контактные площадки кристалла соединяют с выводами корпуса проволочными перемычками. При автоматизированной сборке используют кристаллы с паучковыми выводами. Пластмассовые корпуса характеризуются низкой стоимостью, возможностью автоматизированного изготовления. Их недостатки — недостаточная влагостойкость, ограниченный диапазон рабочих температур ($-10 \dots +70^\circ\text{C}$), достаточно большое тепловое сопротивление ($R_{тн} \approx 100^\circ\text{C}/\text{Вт}$). Последнее обстоятельство ограничивает применение пластмассовых корпусов только в сравнительно маломощных ИС и БИС ($P \leq 250 \text{ мВт}$).

Рис. 5.6.7. Конструкция круглого металлостеклянного корпуса 301.8-2

Круглые металлостеклянные корпуса 301.8-2, 301.12-1 имеют 8 или 12 штыревых выводов. Конструкция корпуса 301.8-2 (рис. 5.6.7) характеризуется хорошей герметичностью и защитой кристалла от электромагнитных воздействий. Однако такая конструкция корпуса не позволяет получить хороший тепловой контакт с теплоотводом и высокую плотность компоновки блоков ЭВА.

§ 5.7. Разработка конструкций полупроводниковых интегральных микросхем

Полный цикл проектирования полупроводниковых ИС состоит из следующих этапов: синтез электрической схемы; разработка конструкции; изготовление комплекта масок (фотошаблонов); изготовление образцов; испытания; изготовление опытной партии в условиях производства; контроль качества.

При синтезе электрической схемы разрабатывают функциональную схему, выделяют основные структурные единицы (функциональные узлы, блоки), выбирают элементную базу, на основе которой составляют принципиальные схемы функциональных узлов. На всех этапах синтеза электрической схемы учитывают особенности конструктивно-технологической реализации микросхемы (ограничения по номиналам элементов, мощности, точности, стабильности элементов, паразитные эффекты и т. п.). Особое внимание уделяют выбору и разработке элементной базы. При использовании функционально-интегрированных полупроводниковых структур синтез схемы логических элементов и функциональных узлов тесно связан с синтезом конструкции и топологии как отдельных логических элементов, так и целых фрагментов БИС. Например, строка накопителя ЗУ, построенного на основе И²Л-элементов, представляет собой функционально-интегрированную структуру, в которой совмещаются не только однотипные полупроводниковые области транзисторов, но и однотипные области логических элементов, образующих всю строку. Таким образом, синтез электрической схемы ИС может тесно переплетаться с разработкой конструкции ее структурных единиц.

Конструкцию микросхемы разрабатывают на основании следующих исходных данных: схема электрическая принципиальная; электрические параметры элементов (номинал, допуск, стабильность, мощность, допустимые значения паразитных емкостей и сопротивлений, ограничения по частоте или быстродействию и т. п.); конструктивные данные и ограничения (способ герметизации или рекомендуемый тип корпуса, расположение периферийных контактных площадок, расположение некоторых элементов на поле кристалла, обусловленное особенностями функционирования устройства); технологические данные и ограничения (минимальные размеры элементов и окон в защитной маске, определяемые возможностями технологии, минимальная ширина проводников, расстояния между границами отдельных полупроводниковых областей (обла-

сти эмиттеров, баз, контактов, изолированные области — карманы и др.).

Технологические ограничения определяются такими факторами, как горизонтальное размытие диффузионных областей (уход $p-n$ -перехода под окисел), растравливание фоторезиста при фотолитографии, точность совмещения отдельных слоев, воспроизведение линейных размеров на фотошаблоне.

При разработке конструкции микросхемы конструктор решает следующие вопросы: выбор конструкции и расчет геометрических размеров активных и пассивных элементов; размещение элементов на кристалле с учетом особенностей функционирования микросхемы и конструкторских ограничений, трассировка межсоединений; разработка топологии кристалла с учетом технологических ограничений; проверка теплового режима элементов при заданной конструкции корпуса или выбор необходимого корпуса, обеспечивающего нормальный тепловой режим элементов; оценка паразитных параметров конструкции; уточнение топологии с целью уменьшения площади кристалла или обеспечения менее жестких требований к точности элементов, допустимого уровня паразитных связей и т. п.; разработка конструкторской документации. На всех этапах проектирования микросхемы применяют ЭВМ. При размещении элементов и трассировке межсоединений используют такие критерии оптимизации, как минимизация площади кристалла, числа пересечений, длин соединений и т. п.

После разработки топологии моделируют электрические процессы, происходящие в схеме, с учетом паразитных эффектов, обусловленных особенностями интеграции элементов в объеме и на поверхности полупроводникового кристалла.

Полученные в результате моделирования характеристики микросхемы должны обязательно иметь некоторый запас по отношению к предельным значениям, указанным в техническом задании. Это обусловлено тем, что в процессе производства возможны непредусмотренные отклонения параметров элементов, а в процессе проектирования достаточно трудно учесть все паразитные эффекты и взаимодействия в конструкции микросхемы. Особенность производства ИС состоит в том, что после передачи комплекта масок в производство всякие изменения в схеме будут вызывать значительные затраты средств и времени. Например, при изменении размеров одного элемента требуется разработка новой топологии и изготовление нового комплекта масок.

При разработке топологии необходимо всегда стремиться к минимизации размеров кристалла. От размеров кристалла зависит его стоимость. Во-первых, при уменьшении размеров кристаллов увеличивается количество кристаллов, обрабатываемых на одной подложке-пластине. При этом уменьшаются затраты при групповых методах обработки, пересчитанные на один кристалл. Во-вторых, увеличивается выход годных кристаллов (см. § 5.1).

На примере разметки кристаллов на поверхности полупроводниковой пластины-подложки (рис. 5.7.1) видно, что основными со-

ставляющими полной площади кристалла являются: площадь рабочего поля кристалла, в пределах которого формируются элементы и коммутационные проводники; площадь периферийных контактных площадок, фигур совмещения и тестовых элементов для контроля качества технологических процессов; площадь полос для скрайбирования (расчленения пластин на кристаллы); площадь, зависящая от расстояния между контактными площадками и сеткой для скрайбирования; площадь между контактными площадками и рабочей областью поля кристалла.

Разработку топологии БИС рекомендуется выполнять в следующем порядке:

1. Предварительная разработка топологии отдельных структурных единиц (фрагментов). В качестве структурных единиц могут выступать функциональные узлы, блоки или группы слабо связанных функционально элементов. Например, в полупроводниковом ОЗУ может быть выделена разработка элементов памяти, накопителя, блока усилителей записи и считывания, дешифраторов.




Рис. 5.7.1. Разметка кристаллов на поверхности полупроводниковой пластины:

1 — рабочее поле кристалла, на котором формируются элементы микросхемы; 2 — периферийные контактные площадки; 3 — тестовые элементы; 4 — область для знаков совмещения; 5 — полосы для скрайбирования




Рис. 5.7.2. План кристалла ИС:

1 — накопитель; 2 — блок формирования импульсов выборки строк; 3 — усилители записи и считывания; 4, 5 — дешифраторы строк и разрядов; 6 — адресные инверторы кода выборки строки; 7, 8 — входные схемы формирования сигналов разрешения записи, информационных входных сигналов и выходной усилитель считывания; 9 — схема формирования сигнала ВК; 10 — тестовые элементы; 12 — фигуры совмещения; 13 — контактные площадки; 14 — поле контактов к подложке

2. Разработка общего плана расположения структурных единиц на кристалле и проведение оптимизации как общего плана, так и отдельных фрагментов по следующим критериям: минимизация площади кристалла и числа пересечений межблочных соединений; приближение формы кристалла к квадратной с целью повышения его механической прочности. В качестве примера на рис. 5.7.2 показан план кристалла БИС ОЗУ емкостью 256 бит.

3. Создание набора масок отдельных слоев на основе совмещенной топологии и проверка топологического чертежа с помощью ЭВМ. Маска представляет собой массив замкнутых контуров, со-

стоящих из отрезков прямых линий. При машинном контроле топологии проверяются углы контуров (должны отсутствовать острые углы), расстояния между совместными отрезками контуров одного слоя и контуров различных слоев (производится сравнение с допустимыми расстояниями).

Расчет на ЭВМ временных диаграмм работы и передаточных характеристик, теплового режима, температурных зависимостей статических и временных параметров, исследование влияния разброса параметров элементов и напряжения источника питания на работоспособность БИС. При расчете используются топология кристалла и электрические модели элементов.

Если расчеты показывают, что работоспособность БИС обеспечена, то информация о топологии слоев в виде кода переносится на перфоленту, которая передается для изготовления фотошаблонов.

Разработка топологии ИС на биполярных транзисторах. В инженерной практике при разработке конструкций ИС обычно используется типовая технология. Выбор конструктивно-технологического исполнения ИС определяется назначением, требуемыми параметрами и возможностями конкретного производства. Таким образом, поперечная структура с параметрами диффузионных, имплантированных и эпитаксиальных слоев задана. Следовательно, известны электрические параметры полупроводниковых областей, структур с $p-n$ -переходами и МДП-структур: удельные объемные или поверхностные сопротивления полупроводниковых слоев, удельные емкости $p-n$ -переходов при отсутствии смещения; пробивные напряжения переходов и рекомендуемые значения рабочих напряжений.

При проектировании маломощных ИС ($j_3 = I_3 / S_3 < 100 \text{ А/см}^2$) широко используется применение типовых конструкций активных элементов и их электрических моделей. Размеры областей этих элементов (области эмиттера, базы, коллектора, контактов) определены исходя из предельных возможностей конкретной технологии. На рис. 4.4.9 в качестве примера были приведены ориентировочные значения габаритных размеров биполярных транзисторов с различным конструктивно-технологическим исполнением.

Если по определенным причинам конструктор вынужден использовать оригинальные разработки активных элементов, то для полной уверенности в правильности принятого решения моделируют транзисторную структуру на ЭВМ или изготавливают тестовый кристалл с активными элементами (или фрагментами). В результате исследования тестовых структур определяют параметры электрических моделей, накапливают и обрабатывают статистические данные, необходимые для расчетов ИС и БИС на этапе проектирования. При проектировании топологии интегральных транзисторов средней и повышенной мощности ($j_3 = I_3 / S_3 \approx 100 \dots 3000 \text{ А/см}^2$) обращают внимание на снижение сопротивлений областей базы и коллектора (см. § 4.3). В транзисторах средней мощности применяют полосковые эмиттеры. Для расчета пери-

метра полоски эмиттера \mathcal{P} часто используют эмпирическую формулу [10]

$$I_{K \max} (\text{мА}) \leq 0,16 (\text{мА/мкм}) \mathcal{P} (\text{мкм}),$$

где $I_{K \max} \approx I_{\mathcal{E} \max}$ — максимально допустимый ток полоски. Размеры полосок находятся в следующих пределах: ширина полоски $b_3 \approx 10 \dots 50 \text{ мкм}$; длина полоски $l_3 \approx 5b_3$. Если размеры эмиттерных полосок выбраны, то их количество можно определить по формуле

$$n = I_K / I_{K \max} = I_K (\text{мА}) / 0,16 \mathcal{P} (\text{мкм}).$$

Пример. Коллекторный ток транзистора $I_K = 150 \text{ мА}$. Определить размеры и количество эмиттерных полосок. Выберем рекомендуемые размеры полосок: $b_3 = 30 \text{ мкм}$, $l_3 = 5b_3 = 150 \text{ мкм}$. Количество полосок равно $n = 150 / 0,16 \cdot 360 \approx 3$.

Полупроводниковые резисторы формируют на основе слоев транзисторной структуры. Конструкцию и топологию резистора выбирают исходя из рекомендаций, изложенных в § 4.8. Методика расчета геометрических размеров полупроводниковых резисторов не отличается существенно от методики расчета пленочных резисторов, изложенной в § 1.1. При этом необходимо иметь в виду следующее: 1) конструктор имеет ограниченный выбор материалов с предварительно заданными электрофизическими параметрами ρ_{\square} (Ом/□), ρ_V (Ом·см), $\alpha_{p\Box}$ или α_{pV} ; 2) полное сопротивление резистора определяется с учетом сопротивлений приконтактных областей [см. (4.8.2), (4.8.3)]. Резистор формируют в объеме среды с высокой теплопроводностью, поэтому допустимая удельная рассеиваемая мощность составляет около 4000 мВт/мм^2 . Ориентировочные значения погрешностей, вносимых на различных стадиях технологического процесса формирования диффузионных резисторов, даны в табл. 4.8.1. Опытные данные показывают, что при минимальной ширине диффузионного слоя $b = 10 \text{ мкм}$ обеспечивается точность сопротивления не хуже $\pm 20\%$.

В результате расчета определяют размеры резистора с учетом бокового вытеснения атомов примесей под защитный окисел. Размеры окна под диффузию или ионную имплантацию выбирают меньше расчетных с учетом вышеизложенного замечания. Так, например, при диффузии атомов акцепторной примеси на глубину $x_{\text{к0}}$ размытие диффузионного слоя в горизонтальном направлении составляет примерно $0,8x_{\text{к0}}$. Следовательно, размеры окна в окисной пленке будут на $1,6x_{\text{к0}}$ меньше расчетных размеров резистора.

Конструкцию полупроводникового конденсатора выбирают с учетом значения и полярности напряжения, указанной на электрической схеме. Выбор конструкции определяет параметры материалов используемых слоев ($p-n$ -переходы или МОП-структура) и удельную емкость $C_0(0)$. Необходимую площадь обкладок рассчитывают на основании формул (1.2.1), (4.2.31) — (4.2.33). Для более точного расчета конденсатора на основе $p-n$ -перехода необходимо учитывать боковые составляющие емкости. Добротность полупроводникового конденсатора рассчитывают по методике, изло-

женной в § 1.2, с учетом особенностей эквивалентной электрической схемы конкретной конструкции (см. рис. 4.9.1, 4.9.2, 4.9.4). Геометрические размеры окон в окисном слое определяют с учетом горизонтального размытия диффузионного или имплантированного слоя.

Далее рассмотрим ряд рекомендаций по размещению элементов на поверхности кристалла. В общем случае размещение резисторов не критично. Их удобно помещать в областях пересечений электрических цепей, так как коммутационные проводники могут свободно прокладываться поверх окисной пленки, покрывающей резистор (см. рис. 4.10.1, а). Резисторы делителей напряжения рекомендуется проектировать с одинаковой шириной и располагать рядом, чтобы повысить точность и стабильность коэффициента деления, определяемого отношением сопротивлений (см. § 3.1). При размещении резисторов с повышенным уровнем мощности необходимо иметь в виду их влияние на температуру перегрева транзисторов и возможность образования электротепловых обратных связей, способных нарушить работоспособность микросхемы.

Для минимизации площади, занимаемой изолированными областями (карманами), рекомендуется группировать резисторы, сформированные на основе базового p -слоя, в отдельные изолированные карманы. Количество карманов определяется с учетом оптимальной трассировки коммутационных проводников. В простых микросхемах все резисторы располагаются в одном кармане (см. рис. 5.2.2, 5.4.1). Для устранения паразитных эффектов, на изолированные n -области рекомендуется подавать самый высокий положительный потенциал, а на подложку — отрицательный. Если в схеме используются эмиттерные повторители, коллекторы которых соединяются непосредственно с источниками питания, то возможно объединение коллекторных областей этих транзисторов с изолирующими карманами для резисторов (см. рис. 5.2.2). Общую изолированную область имеют также транзисторы с объединенными коллекторами (см. рис. 5.2.2). Остальные транзисторы помещаются, как правило, в отдельные изолированные карманы.

Диоды, формируемые на основе коллекторных переходов, должны иметь индивидуальную изоляцию, так как обычно при выполнении операции И входные положительные сигналы подают на катоды этих диодов. В низковольтных схемах диоды формируют на основе эмиттерных переходов. В этом случае возможно объединение анодов диодов, в качестве которых используют базовые p -области транзисторной структуры.

В отдельные изолированные области помещают конденсаторы, контактные площадки схем повышенной надежности (рис. 4.10.4) и «туннели» для устранения пересечений проводников (рис. 4.10.2, а).

В ИС на биполярных транзисторах с однослойной металлизацией задачи размещения элементов на кристалле решаются в два этапа: на первом элементы ориентировочно размещают так, чтобы обеспечить минимум пересечений, на втором размещение согла-

суют с конкретными геометрическими размерами элементов, учитывая технологические ограничения.

При первичной разметке кристалла прежде всего размещают периферийные контактные площадки. Нумерация выводов контактных площадок соответствует нумерации выводов корпуса. Рекомендуемую привязку выводов электрической схемы к выводам корпуса указывают на принципиальной электрической схеме. При этом учитываются общие требования к расположению выводов питания и земли для всей серии микросхем и частные требования, обусловленные спецификой функционирования устройств. Необходимо иметь в виду, что жесткие ограничения на порядок расположения всех выводов электрической схемы могут существенно затруднить реализацию простой коммутационной сети. Размещаемым элементам придают знаковые модели, соответствующие электрической схеме. Изолированные области выделяют, например заштриховывают контуры, образованные отрезками штриховых прямых. Непрерывными линиями выполняют коммутационные проводники, осуществляющие внутренние межэлементные электрические связи и связи элементов с периферийными контактными площадками. Для полного исключения пересечений может прорабатываться несколько вариантов предварительной компоновки микросхемы. При этом используют прокладку трасс поверх резисторов, различное пространственное расположение выводов активных элементов, применение двусторонних выводов от области коллектора (см. рис. 5.2.2) и др. В исключительных случаях для устранения пересечений проводников используют «туннели» (подныривание).




Рис. 5.7.3. Электрическая схема (а), первичное размещение элементов (б) двойного двухвходового РТЛ-элемента 2 ИЛИ — НЕ

При размещении элементов (рис. 5.7.3 и 5.7.4) необходимо учитывать дополнительные рекомендации: активные и пассивные элементы, для которых необходимо обеспечить хорошее согласование электрических параметров, должны располагаться в непосредственной близости друг от друга, соединения элементов и выводы, по которым протекают большие токи, желательно делать короче для уменьшения их сопротивления; необходимо минимизиро-

вать длину сигнальных проводников для уменьшения их паразитной емкости. На рис. 5.7.3 приведены электрическая схема и предварительное размещение элементов двойного РТЛ-элемента 2 ИЛИ-НЕ.




Рис. 5.7.4. Размещение элементов с учетом действительной формы и размеров элементов (а) и топология РТЛ-элемента (б)
 --- контуры n-областей (карманы); — контуры n+-областей (эмиттеры, подконтактные области коллекторов)

На втором этапе уточняют размещение элементов. При этом используют их несколько упрощенное изображение с соблюдением формы и размеров (в масштабе, например, 100:1) и учитывают конструктивно-технологические ограничения на такие геометрические размеры: расстояния между краями изолированных областей и элементами; расстояния между элементами внутри изолированной области; расстояния между изолированными областями; размеры периферийных контактных площадок и расстояния между ними; расстояния между контактными площадками и полосой для скрайбирования; расстояния между контактными площадками и элементами и т. п. Необходимо иметь в виду, что расстояния между элементами могут ограничиваться допустимыми уровнями паразитных взаимодействий. На эскизе размещения элементов соединительные проводники изображены непрерывными жирными линиями (см. рис. 5.7.4,а).

При окончательной проработке топологии осуществляют разводку коммутационных проводников с учетом конструктивно-технологических ограничений на их ширину и расстояния между проводниками. Проводники, по которым будут протекать достаточно большие токи, должны выполняться в виде широких полосок для уменьшения сопротивления и повышения надежности микросхемы.

Пример топологии РТЛ-элемента, разработанной на основании вышеизложенных рекомендаций, приведен на рис. 5.7.4,б.

Интегральные схемы на МДП-транзисторах. При разработке МДП-ИС широко используются типовые фрагменты, состоящие из параллельного, последовательного и смешанного соединения МДП-транзисторов. На рис. 5.7.5 представлены топология и электрическая схема двух трехтранзисторных ЗЭ динамического ОЗУ на p-канальных МОП-транзисторах. Здесь используется смешанное соединение четырех транзисторов. С помощью диффузионной шины управления разрядами РШ параллельно включены две пары последовательно соединенных транзисторов $VT1_i-VT3_i$ и $VT1_j-VT3_j$.

В данной конструкции емкость любого накопительного конденсатора ячейки $C_{нк i}$ состоит из двух составляющих: емкости p-n-перехода, образованного прямоугольной p-областью и n-подложкой, и емкости МОП-структуры p-область — SiO_2 — заземленная металлическая шина. Из-за паразитных элементов конструкции, обозначенных штриховой линией на электрической схеме, при определенных условиях информация на накопительном конденсаторе может разрушаться.

Узлы БИС на основе МДП-транзисторов имеют регулярную структуру. В этом случае применяют ортогональную трассировку диффузионных и металлических шин по линиям координатной сетки. МДП-транзисторы и контактные межслойные переходы располагают в узлах координатной сетки. На рис. 5.7.6 приведен (условно) пример разводки шин питания, заземления, сигнальных шин и размещения МДП-транзисторов. При проектировании топологии БИС рекомендуется использовать короткие диффузионные шины для соединения истоков и стоков, сгруппированных в последовательно-параллельные цепочки МДП-транзисторов и для устранения пересечений с помощью «туннелей». Сопротивления длинных диффузионных шин, включенных в истоковые цепи МОП-транзисторов, оказывают существенное влияние на напряжение логического нуля. Диффузионные шины, включенные в сигнальные цепи, создают задержку и ослабление сигналов. Вышеуказанные условия легко выполняются, если рабочее поле кристалла




Рис. 5.7.5. Топология (а) и электрическая схема (б) двух трехтранзисторных ЗЭ динамического ОЗУ на p-канальных МОП-транзисторах

БИС разделяется на рабочие зоны — полосы, ограниченные шинами питания и заземления (см. рис. 5.7.6). Внутри рабочих зон формируют элементы фрагментов. Между рабочими зонами оставляют узкие коммутационные зоны (каналы) для трассировки металлических шин, с помощью которых осуществляются связи достаточно удаленных элементов и межфрагментные связи.




Рис. 5.7.6. Фрагмент эскиза топологии БИС

При конструировании КМДП-ИС применяют изолированные полупроводниковые области-карманы, внутри которых формируют группы нагрузочных (или ключевых) МДП-транзисторов (см. рис. 5.2.9,б). Для изготовления карманов применяют эпитаксиальное наращивание кремния в вытравленные углубления. К карману подводят напряжение смещения от источника питания, обеспечивающее изоляцию нагрузочных МДП-транзисторов относительно кармана. Одновременно с этим истоки изолированных МДП-транзисторов соединяют с собственной подложкой-карманом. Для устранения паразитных каналов применяют «охранные» области из материала с повышенной концентрацией примесных атомов.

Процесс конструирования МДП-ИС можно разбить на три этапа: выбор конструктивно-технологической реализации и структуры МДП-ИС; расчет геометрических размеров МДП-транзисторов и разработка топологии микросхемы.

При инженерной разработке МДП-ИС и БИС конструктор ориентируется на определенный технологический процесс. В этом случае известны не только параметры поперечной структуры (концентрации примесей и удельные сопротивления областей, удельные емкости $p-n$ -переходов, толщина окисла, пороговые напряжения и рабочие напряжения перехода сток — подложка), но и конструктивно-технологические ограничения на разработку топологии. Геометрические размеры МДП-транзисторов выбирают, ис-

ходя из условия обеспечения заданной крутизны ключевых транзисторов, необходимой помехоустойчивости и минимума площади, занимаемой элементами конструкции. В § 5.2 были изложены рекомендации по определению геометрических размеров МДП-транзисторов инвертора с нелинейной нагрузкой. Приведем пример расчета геометрических размеров основных областей инвертора (размеры каналов и границы тонкого окисла).

Пример. На рис. 5.7.7 приведена топология элементов инвертора и указаны ограничения на некоторые размеры (в микрометрах), определяемые возможностями принятой технологии. Определить геометрические размеры каналов ключевого и нагрузочного МДП-транзисторов, обеспечивающих отношение их коэффициентов формы $K_0=10$ и минимальную площадь.

- Из данных рис. 5.7.7 следует: $L_{кан1\ min} = L_{кан\ \tau 1} - 2 \times 2 = 10 - 4 = 6$ мкм; $L_{ок1} = L_{кан1\ min} + 2 \times 3 = 6 + 6 = 12$ мкм; $B_{кан2\ min} = B_{ок2} = 10$ мкм.
- Из условия (5.2.1) и данных рис. 5.7.7 получим

$$L_{кан2} = L_{кан1\ min} \sqrt{K_0} = 6 \sqrt{10} = 19 \text{ мкм};$$

$$\overline{B_{кан1}} = B_{кан2\ min} \sqrt{K_0} = 10 \sqrt{10} = 31,5 \text{ мкм};$$

$$B_{ок1} = B_{кан1} + 2 \times 3 = 31,5 + 6 \approx 38 \text{ мкм}; \quad L_{ок2} = L_{кан2} + 2 \times 3 = 19 + 6 = 25 \text{ мкм}.$$

Остальные размеры конструкции (металлизация затворов, контактные окна, токопроводящие дорожки) выбирают, исходя из конструктивно-технологических ограничений, и привязывают к областям истока, стока и тонкого окисла.

После определения геометрических размеров и разработки топологии МДП-транзисторов разрабатывают топологию всей БИС с помощью ЭВМ или последовательно-параллельно разрабатывают топологию отдельных фрагментов (функциональных узлов), которые затем размещают на кристалле. Чтобы максимально использовать площадь кристалла при разработке топологии функциональных узлов, конструктор работает с ЭВМ в интерактивном режиме. Оптимальное размещение структурных единиц и трассировку межсоединений в БИС осуществляют обычно с помощью ЭВМ [7]. При этом конструктор может корректировать топологию функциональных узлов для согласования их связей и упрощения коммутационной сети (снижение числа пересечений и уменьшение длин коммутационных шин).




Рис. 5.7.7. Топология диффузионных областей (— — —) и областей тонкого (подзатворного) окисла (штриховка) в инверторе на МДП-транзисторах

При разработке оригинальных МДП-структур следует обоснованно выбирать электрофизические параметры материалов. От величины удельного объемного сопротивления материала подложки ρ_v зависят пороговые напряжения $U_{з\ пор}$, напряжения пробоя $p-n$

n -переходов исток — подложка и сток — подложка. С повышением ρ_V уменьшается зависимость $U_{з\text{пор}}$ от концентрации примесей атомов в подложке [см. (4.6.10)] и повышается напряжение пробоя p — n -переходов. Однако при термических обработках наблюдается существенное изменение электрофизических свойств материалов с $\rho_V \approx 10^2$ Ом·см. Кроме того, при снижении концентрации акцепторных примесей увеличивается вероятность появления паразитных инверсионных каналов за счет положительного заряда в окисле. В практике используются подложки с $\rho_V \approx 1 \dots 10$ Ом·см. От толщины диэлектрика (подзатворного окисла) зависят пороговое напряжение, крутизна и пробивное напряжение промежутка затвор — канал [см. (4.6.10), (4.6.14)]. Приемлемая толщина диэлектрика 0,1...0,2 мкм [9]. При вышеуказанных значениях параметров материала подложки и толщины диэлектрика пороговое напряжение МДП-транзисторов с алюминиевыми затворами 4...6 В.

Концентрацию примесей областей истока и стока выбирают такой, чтобы обеспечить необходимое рабочее напряжение перехода сток — подложка, достаточно малую паразитную емкость этого перехода и приемлемое сопротивление полупроводниковых токоведущих шин. Удельное поверхностное сопротивление диффузионных шин определяется как концентрацией атомов примесей, так и глубиной залегания p — n -переходов диффузионных областей. Обычно глубину залегания p — n -переходов выбирают 1...2 мкм, чтобы уменьшить влияние горизонтального размытия диффузионных областей на длину каналов ключевых МДП-транзисторов. В этом случае $\rho_{\square} \approx 10 \dots 50$ Ом/□.

ГЛАВА 6

Функциональные микроэлектронные элементы и устройства

§ 6.1. Общие замечания

В интегральных микросхемах (ИС) можно выделить определенную часть конструкции (элемент), соответствующую конкретному электрорадиоэлементу электрической схемы. Микросхемы, осуществляющие сложное преобразование информации, состоят из нескольких тысяч элементов. Увеличение степени интеграции путем увеличения количества элементов микросхемы ограничивается экономическими факторами и уровнем надежности. Для уменьшения количества различных элементов конструкции в больших интегральных схемах (БИС) необходимы новые принципы построения микросхем.

Одним из путей устранения противоречия между сложностью, стоимостью и надежностью БИС является применение так назы-

ваемых функциональных элементов и устройств (приборов), выполняющих определенные функции по преобразованию или обработке информации и характеризующихся минимальным количеством различных элементов конструкции. Эти приборы строят на основе использования различных физических явлений и эффектов в твердых телах: эффектов накопления и переноса электрических зарядов (инжекция, дрейф, диффузия, эффект поля, туннельный эффект, модуляция проводимости, формирование и перенос электрических доменов); эффектов, связанных с изменением состояния вещества при прохождении электрического тока (эффект Овшинского); магнитных, магнитооптических и термомагнитных явлений и эффектов (формирование и управляемый перенос магнитных доменов, эффекты Керра и Фарадея); фотоэлектрических и электрооптических явлений и эффектов (вентильный фотоэффект, фотопроводимость, излучательная рекомбинация, электрооптический эффект Керра); тепловых и термоэлектрических явлений и эффектов (инерционность теплопереноса, эффекты Пельтье и Зеебека); пьезоэлектрических и магнитострикционных эффектов, акустооптических явлений (дифракция Брэгга оптических волн на периодических неоднородностях, созданных упругими волнами), явлений взаимодействия потока электронов с поверхностными акустическими волнами в твердом теле и др.

Классическим примером функционального прибора является кварцевый резонатор, выполняющий частотную селекцию. В кварцевом резонаторе электрическая функция реализуется путем использования прямого и обратного пьезоэлектрических эффектов. Эквивалентная электрическая схема кварцевого резонатора состоит из индуктивности, емкости и сопротивления. Однако в конструкции резонатора мы не можем обнаружить эти элементы в общепринятом конструктивном исполнении, что является характерным признаком функциональных приборов.

Функциональные элементы и устройства используются при решении задач комплексной миниатюризации радиоэлектронной и электронно-вычислительной аппаратуры. Основной целью комплексной микроминиатюризации ЭВМ является снижение ее массогабаритных и повышение эксплуатационных характеристик широким применением микроэлектронных устройств вместо электромеханических узлов периферийного оборудования (устройств ввода и вывода информации, внешняя память), крупногабаритных электромагнитных элементов источников вторичного электропитания и электромеханических элементов межблочных связей.

§ 6.2. Устройства на основе цилиндрических магнитных доменов

Цилиндрические магнитные домены (ЦМД) являются носителями информации. Они представляют собой локальные области в магнитной подложке (кристалле, пленке или пластине) с одноос-

ной анизотропией (рис. 6.2.1), вектор намагниченности которых направлен противоположно вектору намагниченности подложки. ЦМД как носители информации занимают очень малую площадь. Плотность записи информации в запоминающем устройстве (ЗУ) составляет примерно 10^6 бит/см². Такие ЗУ найдут широкое применение в качестве буферной и внешней памяти ЭВМ.




Рис. 6.2.1. Кристалл из магнитодисперсного материала с цилиндрическими доменами:
1 — подложка; 2 — ЦМД; 3 — магнитное поле рассеяния ЦМД

В современных конструкциях микросборок ЦМД формируют в эпитаксиальных ферритгранатовых пленках с одноосной анизотропией, выращенных на поверхности немагнитных гранатовых подложек. В дальнейшем для упрощения изложения будем рассматривать однослойные подложки из магнитного монокристалла.

При отсутствии внешнего подмагничивающего поля смещения в подложке существуют полосовые домены произвольной формы, разделенные доменными стенками (рис. 6.2.2,а). Суммарные площади противоположно намагниченных доменов равны. Если же




Рис. 6.2.2. Влияние постоянного подмагничивающего поля смещения $H_{см}$, направленного перпендикулярно поверхности одноосной магнитной подложки, на форму доменов

подложку с полосовыми доменами поместить во внешнее магнитное поле смещения $H_{см}$, направленное перпендикулярно ее поверхности, то доменные стенки смещаются. Полосовые домены, у которых вектор намагниченности совпадает с направлением поля смещения, расширяются за счет сужения доменов с противоположной намагниченностью (рис. 6.2.2,б).

Дальнейшее увеличение $H_{см}$ приводит к разрыву полос и образованию доменов цилиндрической формы (рис. 6.2.2,в) при $H_{см} = H_{гр}$ (граница радиальной неустойчивости). С ростом $H_{см}$ диаметр ЦМД уменьшается. При некотором значении $H_{см} = H_{кр}$ происходит исчезновение (коллапсирование, аннигиляция) доменов, и подложка становится однородно намагниченной вдоль направления $H_{см}$. В диапазоне магнитных полей от $H_{мин} \geq H_{гр}$ до $H_{макс} < H_{кр}$ диаметры ЦМД изменяются от $d_{макс}$ до $d_{мин}$.

В конструкциях магнитных микросборок рабочее поле смещения $H_{мин} < H_{см\text{ раб}} < H_{макс}$ устанавливают с помощью постоянных магнитов. Рабочий диаметр ЦМД составляет 2,5...10 мкм.

Магнитные микросборки работают в совокупности с полупроводниковыми ИС, в которых информация представляется в виде напряжений и токов. Для преобразования информации из одной формы в другую применяют генераторы Г и детекторы Д.

С помощью генераторов производится локальное зарождение ЦМД под воздействием управляющих импульсов тока $I_{г}$, пропускаемых по токовой аппликации в виде петли из металлической пленки (рис. 6.2.3), расположенной на поверхности однородно намагниченной подложки (для получения однородной намагниченности необходимо поднять $H_{см}$ выше $H_{кр}$ и установить $H_{см\text{ раб}}$). Генерация ЦМД произойдет в том случае, если управляющим током будет создано локальное размагничивающее поле $H_{лз} > H_{кр}$. При этом в области под аппликацией подложка полностью перемагничивается и образуется ЦМД с противоположной намагниченностью.




Рис. 6.2.3. Генератор ЦМД:

1 — токовая аппликация; 2 — изолирующая пленка; 3 — ферритгранатовая эпитаксиальная пленка; 4 — гранатовая подложка; 5 — ЦМД; 6 — пермаллоевая шевронная аппликация для ввода ЦМД в информационный канал

Тактируемое (управляемое) перемещение ЦМД в плоскости кристалла происходит в информационных каналах. Для сдвига ЦМД в определенном направлении необходимо создать у его границы градиент магнитного поля. Доменные стенки, а следовательно и ЦМД, перемещаются в направлении уменьшения магнитного поля, стремясь занять положение с минимальной свободной энергией. От градиента магнитного поля зависит скорость перемещения домена. Величина градиента ограничивается областью допустимых значений $H_{мин} \dots H_{макс}$.

Для перемещения ЦМД на поверхности подложки формируются магнитостатические ловушки в виде токовых контуров (рис. 6.2.4,а) или пермаллоевых (рис. 6.2.4,б) аппликаций. Наиболее

широко применяют пермаллоевые аппликации. Под действием вращающегося в плоскости подложки управляющего магнитного поля H_y аппликации намагничиваются в направлениях с минимальным размагничивающим фактором (размагничивающий фактор минимальный в направлении максимального размера апплика-




Рис. 6.2.4. Конструкции токовой (а) и пермаллоевой (б) магнитостатических ловушек и соответствующие им распределения локальной компоненты магнитного поля H_{lz} :

1 — подложка; 2 — токовая петля; 3 — ЦМД; 4 — пермаллоевая аппликация.
 M_a , M_n — векторы намагниченности аппликации и подложки

ции). Намагниченная пермаллоевая аппликация временно выполняет роль постоянного магнита, создающего локальное магнитное поле H_{lz} , уменьшающее $H_{cm\text{ раб}}$ у положительного «магнитного заряда». В информационном канале (рис. 6.2.5) ЦМД как бы отслеживает перемещение «магнитной ямы» при вращении управляющего магнитного поля, создаваемого токами в управляющих катушках, расположенных под углом 90° .

Информационный канал выполняет роль динамического регистра сдвига. Ячейке регистра соответствует область канала с одной шевронной аппликацией (рис. 6.2.5, б). Здесь в явной форме используется принцип минимизации различных элементов конструкции.

Для считывания ЦМД используют магниторезисторный эффект, эффект Холла и магнитооптический эффект Фарадея. Наиболее широкое применение нашли магниторезисторные детекторы (датчики) (рис. 6.2.6). Под воздействием внешнего магнитного поля домена (см. рис. 6.2.1) изменяется удельное сопротивление ρ магнитной пленки с током I_d , в которой ось легкого намагничивания совпадает с направлением тока (рис. 6.2.6, а). Радиальная составляющая магнитного поля домена намагничивает пленку дат-

чика вдоль оси трудного намагничивания, которая расположена под углом 90° к направлению тока. При этом происходит максимальное изменение удельного сопротивления пленки. Сигнал, фиксирующий прохождение домена под пленкой датчика, представляет собой изменение напряжения $\Delta U = I_d \Delta R$, обусловленное изменением сопротивления пленки на величину ΔR .




Рис. 6.2.5. Перемещение доменов в схемах на Т-образных (а) и шевронных (б, в) аппликациях

С помощью группы параллельно расположенных аппликаций (рис. 6.2.6, б) возможно более чем 100-кратное удлинение домена и соответствующее увеличение его поля рассеяния, что позволяет




Рис. 6.2.6. Магниторезисторные датчики: прямоугольный (а) и с растягивающими шевронными аппликациями (б):
 1 — пермаллоевая пленка; 2 — металлические контакты; 3 — ЦМД; 4 — полосовой домен

существенно повысить чувствительность датчика. Дифференциальное включение датчиков позволяет исключить постоянную составляющую выходного напряжения и помехи от вращающегося управляющего поля H_y .

Для расщепления доменов (деления на две части) используют делители-репликаторы R . Процесс деления осуществляется в две стадии. На первой ЦМД преобразуется (растягивается) в короткий полосовой домен, например с помощью локального размагничивающего поля $-H_{лз1}$, на второй — растянутый домен разрезают с помощью локального магнитного поля $+H_{лз2}$, совпадающего с направлением $H_{см\text{ раб}}$. При этом $H = H_{см\text{ раб}} + H_{лз2} > H_{кр}$.

В конструкции репликатора с шевронными аппликациями (рис. 6.2.7) для растяжки полосового домена и для разрезания домена гангельной формы в токовую петлю в определенные моменты времени, согласованные с направлением H_y и положением домена, подаются импульсы тока $-I_{p1}$ и $+I_{p2}$ соответственно. При этом концы растянутого домена охватывают верхний и нижний информационные каналы.




Рис. 6.2.7. Иллюстрация деления домена в репликаторе на шевронных аппликациях

Для разрушения (поглощения) ЦМД применяют аннигиляторы (А). Простейшая конструкция аннигилятора представляет собой токовую петлю, в которую сначала подают ток $-I_{a1}$, создающий «магнитную яму» для захвата ЦМД, а затем ток $+I_{a2}$, с помощью которого создается локальное магнитное поле, достаточное для коллапсирования домена ($H_{см\text{ раб}} + H_{лз2} > H_{кр}$). В устройствах на ЦМД одна и та же токовая петля в зависимости от направления и значения тока может выполнять роль как генератора, так и аннигилятора.

Наиболее широкое применение ЦМД нашли в ЗУ, которые характеризуются высокой плотностью размещения информации ($> 10^6$ бит/см²), малой потребляемой мощностью (~ 1 мВт/бит), достаточно высоким быстродействием, (частота тактирования $f_T \approx 250 \dots 500$ кГц), низкой стоимостью, достаточно широким диапазоном рабочих температур ($-50 \dots +60^\circ\text{C}$). Для доменных ЗУ с большой информационной емкостью характерна организация

последовательно-параллельного типа (рис. 6.2.8). В ЗУ общим регистром ввода — вывода $R_{Гв-в}$ и группой регистров хранения $R_{Гхр}$ (рис. 6.2.8,а) при записи информации генератором G генерируются ЦМД и последовательно записываются в $R_{Гв-в}$, а затем с помощью переключателя обмена (ПО) параллельно переносятся в $R_{Гхр}$. При считывании, наоборот, информация из $R_{Гхр}$ параллельно переносится в $R_{Гв-в}$ и последовательно считывается в детекторе (Д) без дублирования или с дублированием при необходимости сохранения информации. Недостатком данной организации ЦМД ЗУ, является достаточно большое время циклов записи и считывания.





Рис. 6.2.8. Организация ЦМД ЗУ с регистром ввода — вывода ($R_{Гв-в}$) и регистрами хранения информации $R_{Гхр}$ (а) и с блочным копированием (б)

Для повышения быстродействия ЦМД-ЗУ применяют отдельные регистры ввода $R_{Гvx}$ и вывода $R_{Гvix}$ информации (рис. 6.2.8,б). В таком ЗУ с помощью переключателя-репликатора (ПР) информацию считывают без разрушения.

Структура кристалла и конструкция микросборки ЦМД-ЗУ представлены на рис. 6.2.9, 6.2.10. Медная пластина (3) в конструкции микросборки выполняет роль электростатического экрана для чувствительного к помехам устройства считывания. Корпус (8) имеет магнитный экран (9) из пермаллоя, который одновременно выполняет роль магнитопровода для внешнего магнитного поля постоянных магнитов (6, 7).

Рис. 6.2.9. Структура ЦМД-кристалла:

1 — ЦМД; 2 — монокристаллическая ферритгранатовая эпитаксиальная пленка; 3 — немагнитная гранатовая монокристаллическая подложка; 4 — токовые шины; 5 — слой двуокиси кремния; 6 — пермаллоевые аппликации; 7 — защитный слой нитрида кремния






Рис. 6.2.10. Элементы конструкции микросборки ЦМД-3У:
1 — магнитный кристалл; 2 — монтажная плата; 3 — медная пластина; 4, 5 — ортогональные катушки для создания вращающегося магнитного поля; 6, 7 — постоянные магниты; 8 — катушки для создания вращающегося магнитного поля; 9 — магнитный экран; 10 — прокладка

§ 6.3. Приборы с зарядовой связью

Приборы с зарядовой связью (ПЗС) относятся к классу приборов со структурой металл — диэлектрик — полупроводник (МДП). Устройства на основе ПЗС могут выполнять различные функциональные преобразования информации как в цифровой, так и в аналоговой форме. К таким устройствам относятся регистры ОЗУ, линии задержки, фильтры, оптоэлектронные преобразователи и др. Применение ПЗС позволяет повысить уровень интеграции и быстродействие, снизить потребляемую мощность и стоимость больших интегральных схем на основе МДП-структур.

Физические основы ПЗС. Типовая конструкция ПЗС строится в виде цепочки близко расположенных МОП-конденсаторов на общей полупроводниковой (кремниевой) подложке (рис. 6.3.1).





Рис. 6.3.1. ПЗС в режиме хранения (а) и передачи зарядового пакета (б)

Рассмотрим физические процессы в элементах ПЗС, предполагая, что подложка выполнена из полупроводникового материала n -типа. При отрицательном потенциале на металлическом электроде конденсаторного элемента ПЗС под электродом у поверхности раздела полупроводника с диэлектриком SiO_2 создается достаточно глубокая потенциальная яма. Абсолютное значение потенциала электрода в любом режиме элемента превышает пороговое напряжение $U_{\text{пор}}$, при котором в стационарном состоянии формируется инверсионный слой у границы раздела полупроводник — диэлектрик. После подачи напряжения на электрод (рис. 6.3.2) время ус-

тановления стационарного режима определяется скоростью процесса накопления неосновных носителей (в рассматриваемом примере дырок), которые возникают вследствие тепловой генерации электронно-дырочных пар в объеме обедненной области и граничащей с ней нейтральной области полупроводника. Электронно-

Рис. 6.3.2. Зонные диаграммы элемента ПЗС в режиме хранения информации в момент включения (а) и в стационарном состоянии (б):
1 — металл; 2 — диэлектрик; 3 — обедненная область; 4 — нейтральная область полупроводника




дырочные пары разделяются электрическим полем объемного заряда обедненной области полупроводника. Рассматриваемый временной интервал зависит от качества обработки поверхности и совершенства структуры подложки и составляет величину порядка долей и единиц секунд. (В МДП-транзисторах время установления инверсионного слоя составляет доли наносекунд, так как дырки инжектируются из истоковой p^+ -области.)

Нормальный режим работы элементов ПЗС нестационарный, поэтому ПЗС относятся к устройствам динамического типа. Информация в ПЗС представляется в виде зарядовых пакетов неосновных носителей, которые могут кратковременно храниться в потенциальных ямах и передвигаться по информационному каналу вдоль границы раздела полупроводник — диэлектрик при подаче на электроды ПЗС определенной последовательности тактирующих импульсов. Длительность хранения информационного заряда определяется допустимыми искажениями передаваемой информации, которые зависят от соотношения между величиной информационного и фонового заряда, обусловленного тепловой генерацией. Обычно время хранения составляет единицы и десятки миллисекунд. Это время определяет минимальную скорость передачи информации (нижнюю рабочую частоту ПЗС).

В режиме хранения на электрод элемента ПЗС подается потенциал хранения $U_{\text{хр}}=U_2$ (рис. 6.3.1,а), абсолютное значение которого больше потенциала U_1 , создаваемого источником постоянного смещения ($|U_1| > |U_{\text{пор}}|$). Для перемещения зарядового пакета на один шаг под соседним электродом справа (рис. 6.3.1,б) создается более глубокая потенциальная яма с помощью потенциала записи $U_3=U_{\text{зп}}$ при этом $|U_3| > |U_2|$. На рис. 6.3.1,б условно показано «переливание» информационного заряда в более глубокую потенциальную яму. Односторонняя передача заряда обеспечивается тем, что на соседнем электроде слева от элемента хранения во время переноса заряда поддерживается потенциал $|U_1| < |U_2|$. Перенос зарядового пакета обусловлен в основном тянущим электрическим полем между соседними потенциальными ямами и диффузией дырок внутри области хранения (рис. 6.3.1,б). Максимальная скорость переноса ограничивается низкой ско-

ростью диффузионного процесса. Для повышения быстродействия ПЗС необходимо уменьшать ширину электродов L_3 и расстояние между электродами $l_{ма}$. Размеры этих элементов ограничиваются возможностями технологии.

Три рядом расположенных конденсаторных элемента составляют ячейку ПЗС. При передаче информации на ячейки ПЗС по трехфазной системе питания подаются в определенной последовательности тактирующие импульсы хранения и записи информации (рис. 6.3.3). При максимальной скорости передачи информации временной интервал хранения информации в предыдущем элементе равен интервалу времени записи информации в последующий элемент, т. е. процесс хранения информации в предыдущем элементе совмещается с процессом записи в последующем. На рис. 6.3.3 штриховой линией показана форма обычно применяемых тактирующих импульсов, так как для формирования импульсов ступенчатой формы требуются



— сложные генераторы. Для современных конструкций трехтактных ПЗС значения предельных тактовых частот составляют: $f_{min} \approx 0,1 \dots 1$ кГц; $f_{max} \approx 2 \dots 10$ МГц.

Рис. 6.3.3. Форма тактовых импульсов в трехтактном ПЗС

Элементы ввода и вывода информации. На входе ПЗС электрический или оптический сигнал преобразуется в зарядовые пакеты неосновных носителей, поступающих в информационный канал. Электрический сигнал подается на инжектирующий p^+ - n -переход или на входной управляющий электрод (рис. 6.3.4). Управляющий электрод выполняет роль затвора МДП-транзистора. Если




Рис. 6.3.4. Электрический (а, б) и оптический (в) ввод информации в информационный канал ПЗС

ли входной импульсный сигнал $U_{вх} = +U_{ин}$ подается на p^+ -область инжектора, то на управляющем электроде устанавливается постоянное напряжение смещения $|U_y| > |U_{пор}| + |U_{ин}|$, которое необходимо для образования инверсионного канала в подзатворной области подложки. По этому каналу инжектированные переходом носители передаются в информационный канал. Если же на p^+ -область подается постоянное смещение или аналоговый сигнал, то на управляющий электрод подается импульсное напряжение, формирующее зарядовые пакеты. Величина заряда в пакете пропорциональна амплитуде аналогового сигнала. В простейшем случае напряжение смещения на инжекторе равно нулю ($U_{ин} = 0$, рис. 6.3.4, б). Так же как в обычном МДП-транзисторе, p^+ -область является источником носителей для инверсионного канала, который образуется при $|U_{вх}| = |U_y| > |U_{пор}|$. Изменением амплитуды управляющих импульсов осуществляется модуляция величины зарядовых пакетов.

При оптическом вводе информации под действием света в приповерхностной области полупроводниковой подложки генерируются электронно-дырочные пары, которые разделяются электрическим полем, создаваемым потенциалом управляющего электрода (рис. 4.8.4, в). Неосновные носители (в рассматриваемом примере дырки) собираются в потенциальной яме управляющего электрода. Из этой потенциальной ямы неосновные носители передаются в информационный канал при подаче на Φ_1 тактирующего импульса записи. Для увеличения эффективности преобразования оптического сигнала управляющие электроды выполняются из оптически прозрачного проводящего материала, например легированного поликремния.

На выходе ПЗС величина информационного заряда преобразуется в приращение потенциала или тока. Структура выходного устройства, в котором осуществляется экстракция неосновных носителей обратнорасмещенным p - n -переходом, показана на рис. 6.3.5, а. Обратнорасмещенный p - n -переход подобен коллектору би-




Рис. 6.3.5. Вывод информации из ПЗС с помощью экстрагирующего p - n -перехода при пассивной (а) и активной (б) нагрузке

полярного транзистора. Носители тока экстрагируются из потенциальной ямы выходного управляющего электрода, с помощью которого при подаче управляющего импульса U_y устанавливается связь информационного канала с выходным устройством. Ток протекающий через нагрузку R_n , создает выходное напряжение $U_{вых}$. На рис. 6.3.5, б показана структура, в которой роль нагрузки вы-

полняет МДП-транзистор. Истоковая p^+ -область МДП-транзистора одновременно выполняет роль коллектора или экстрагирующего $p-n$ -перехода.

Применение ПЗС. Приборы с зарядовой связью применяются в динамических сдвигающих регистрах для запоминающих устройств с последовательной выборкой, фильтрах, линиях задержки и формирователях изображений в передающих камерах. Сдвиговый регистр (СР) является базовым элементом для построения всех устройств на основе ПЗС. В структуре регистра с последовательным входом и последовательным выходом (рис. 6.3.6) ввод и вывод информации осуществляется с помощью $p-n$ -переходов.




Рис. 6.3.6. Структура регистра на основе ПЗС

§ 6.4. Акустоэлектронные устройства

Акустоэлектронные устройства в основном применяют с целью комплексной миниатюризации РЭА и ЭВА. В этих устройствах, выполняемых методами пленочной и полупроводниковой планарной технологии, для передачи, преобразования и хранения информации используют поверхностные акустические волны (ПАВ), распространяющиеся вблизи свободной поверхности твердого тела. К основным элементам акустоэлектронных устройств относятся подложка-звукопровод и электромеханические преобразователи. Подложку-звукопровод выполняют из однородного кристаллического материала, обладающего пьезоэлектрическими свойствами, или из двухслойных материалов, состоящих из пассивной подложки, на поверхность которой нанесен активный пленочный пьезоэлектрик.

Электромеханические преобразователи формируют на поверхности звукопровода методами тонкопленочной технологии. Во входном преобразователе-возбудителе используется обратный пьезоэффект — переменный электрический сигнал преобразуется в поверхностные упругие волны. В выходном преобразователе-приемнике осуществляется обратное преобразование упругих колебаний в электрические за счет прямого пьезоэффекта. Наиболее широко используются многоэлементные фазовые решетки (рис. 6.4.1). С увеличением количества пар полосок увеличивается эффективность преобразования (уменьшаются потери на преобразование), так как при этом используется синфазное сложение упругих колебаний, возбужденных каждой парой полосок. Для обеспечения синхронизма (синфазного сложения) расстояние между соседними полосками b выбирается равным половине длины ПАВ: $b =$

$= \lambda_{\text{пов}}/2$. Из этого условия видно, что максимальная рабочая частота ограничивается возможностями технологии. Необходимо отметить, что с увеличением количества пар полосок N сужается акустическая полоса пропускания и соответственно увеличиваются искажения выходных сигналов.




Рис. 6.4.1. Конструкция решетчатого электромеханического преобразователя (а) и распределения электрического поля в подложке (б)
1 — металлические элементы (полоски); 2 — активная подложка

Наиболее широко ПАВ используют для создания ультразвуковых линий задержки (УЛЗ) (рис. 6.4.2). Время задержки определяется расстоянием между входным и выходным преобразователями и скоростью распространения ПАВ. Для устранения ложных сигналов, обусловленных отражениями ПАВ от границ подложки,




Рис. 6.4.2. Конструкция ультразвуковой линии задержки:
1 — активная подложка; 2 — излучатель; 3—5 — приемники излучения; 6 — поглощающие нагрузки

применяют поглотители ультразвуковых колебаний, расположенные с тыльных сторон преобразователей или по всему периметру подложки. В качестве поглотителя можно использовать шероховатую поверхность подложки. Многоотводные УЛЗ используют для обработки сложных радиосигналов. Рассматриваемые УЛЗ могут использоваться в диапазоне СВЧ (при $b = a \approx 0,5$ мкм $f_{\text{раб}} \approx 1$ ГГц). Объем УЛЗ на ПАВ уменьшается примерно в 10^4 раз, а масса в 500 раз по сравнению с волноводными и коаксиальными ЛЗ СВЧ диапазона.

УЛЗ цифровых сигналов на ПАВ используют для построения буферных динамических ЗУ с емкостью до $5 \cdot 10^5$ бит на кристалл и скоростью передачи до 350 Мбит/с. Организация таких ЗУ по-

добна организации ЦМД-ЗУ (см. рис. 6.2.8). В качестве регистров хранения используют УЛЗ на ПАВ. При реализации УЛЗ цифровых сигналов к проблемным вопросам относится неискаженная передача цифровых сигналов. Достаточно удовлетворительную форму выходных сигналов позволяют получить широкополосные преобразователи с малым числом полос, но они, как было указано выше, характеризуются высокими потерями преобразования. При использовании многополосных преобразователей с равномерным шагом, обеспечивающих высокую эффективность преобразования, формируется выходной сигнал с большой длительностью и большим количеством пульсаций. Для устранения этого недостатка используют решетки с переменным шагом расположения полосок или более сложные решетчатые преобразователи с фазовым кодированием. При этом передача информации осуществляется по двум параллельным акустическим каналам. На выходе УЛЗ в результате сложения сигналов достигается автокомпенсация паразитных пульсаций.

В РЭА используют полосовые фильтры с ПАВ. Конструкция такого фильтра подобна конструкции УЛЗ, в которой преобразователи расположены на небольшом расстоянии друг от друга. Резонансная частота, полоса пропускания и форма АЧХ определяются конструкцией преобразователей. Применение преобразователей с переменной длиной взаимного перекрытия встречно направленных полосок решетчатых позволяет формировать необходимую форму АЧХ полосовых фильтров.

Использование усиления упругих колебаний за счет энергии электронов, дрейфующих в электрическом поле, позволяет создавать усилители СВЧ сигналов [11], которые по своим электрическим и эксплуатационным характеристикам могут конкурировать с усилителями в виде гибридных ИС.

§ 6.5. Оптоэлектронные устройства

Совместное использование электрических и оптических эффектов позволяет строить оптоэлектронные устройства для передачи, преобразования и хранения информации, отличающиеся высокими технико-экономическими характеристиками. В качестве носителей информации в оптоэлектронных устройствах используются электрические заряды (электроны) и электрически нейтральные фотоны. Эта особенность определяет основные преимущества оптоэлектронных устройств:

- высокая информационная емкость оптических каналов связи и высокая плотность записи информации в оптических ЗУ;
- высокая направленность излучения, что позволяет с высокой точностью передавать электромагнитную энергию в заданную область пространства;
- возможность как временной, так и пространственной модуляции светового луча, что позволяет осуществлять параллельную обработку информации в высокопроизводительных ЭВМ;

— бесконтактность и «электропассивность» фотонных связей, что позволяет создавать устройства с практически идеальной гальванической развязкой, невосприимчивые к электрическим помехам;

— возможность оперирования с цифровой информацией в форме, удобной для зрительного восприятия человеком-оператором.

На рис. 6.5.1 изображена упрощенная структурная схема оптоэлектронного устройства, в состав которого входят источник излучения (ИИ), приемник излучения (ФП), управляемые электрические и оптические связи. В зависимости от организации оптоэлектронного устройства и физической природы входной и выходной информации преобразователи электрический сигнал — свет и свет — электрический сигнал могут выполнять роль как входных,




Рис. 6.5.1. Упрощенная структура оптоэлектронного устройства: ЭС — электрический сигнал; ОС — оптический сигнал

так и выходных элементов. Таким образом, в оптоэлектронном устройстве возможны самые различные сочетания входных и выходных сигналов: электрический — электрический (ЭС—ЭС); электрический — оптический (ЭС—ОС); оптический — электрический (ОС—ЭС); оптический — оптический (ОС—ОС).

На рис. 6.5.2 в качестве примера приведены схемы элементарных оптронов. В состав оптрона с прямой оптической связью (рис. 6.5.2,а) входят источник излучения, фотоприемник и связывающая их оптическая среда. В качестве ИИ обычно используют арсенид-галлиевые светодиоды, а роль приемника излучения могут выполнять фоторезисторы, кремниевые фотодиоды, фототранзисторы и




Рис. 6.5.2. Схемы оптронов с прямой оптической (а) и электрической (б) связями

фототиристоры. Арсенидгаллиевые источники излучения и кремниевые фотоприемники характеризуются хорошим согласованием спектральных характеристик.

В рассматриваемом оптроне происходит последовательное преобразование электрический сигнал — свет — электрический сигнал. Оptron с прямой оптической связью может иметь различное функциональное назначение: элемент гальванической развязки, импульсный трансформатор, быстродействующее бесконтактное реле. Для увеличения коммутируемого тока элементарный опtron дополняется усилителем тока.

В оптроне с прямой электрической связью (рис. 6.5.2, б) входной оптический сигнал управляет током I в электрической цепи, в которую включен источник излучения. Такой опtron используют как преобразователь спектра излучения или усилитель излучения, если в его состав ввести дополнительный электронный усилитель.

Комплексное использование прямых, положительных и отрицательных обратных электрических и оптических связей позволяет реализовать микронэлектронные устройства с различным функциональным назначением: генераторы, триггеры, усилители, переключатели, элементы памяти, управляемые нелинейные элементы и т. п.

Широкие функциональные возможности открываются при управлении параметрами излучения непосредственно в оптических каналах связи путем использования электрооптических, магнитооптических и акустооптических эффектов. В интегральных оптоэлектронных устройствах для канализации электромагнитных колебаний оптического диапазона, генерируемых источниками когерентного излучения (полупроводниковые лазеры), используются прозрачные диэлектрические микроволноводы (рис. 6.5.3). Размеры поперечного сечения несущего слоя (h — в плоском, a, b — в прямоугольном, R_0 — в цилиндрическом микроволноводе), по которо-




Рис. 6.5.3. Плоские (а, б), прямоугольные (в, г) и круглая (д) конструкции оптических микроволноводов:

1 — подложка; 2 — несущий слой; 3 — диэлектрическое покрытие; 4 — электроды модулятора

му передаются электромагнитные колебания оптического диапазона, имеют порядок длины волны. Геометрические размеры несущего слоя, диэлектрические проницаемости (или коэффициенты преломления) материалов выбирают такими, чтобы для введенного в волновод излучения выполнялись условия полного внутреннего отражения на границах раздела несущего слоя и самосогласования для волн перпендикулярной поляризации. При выполнении этих условий устанавливаются стоячие волны в поперечном сечении и бегущая волна в продольном направлении микроволновода (перенос электромагнитной энергии осуществляется бегущими волнами).

Использование электрооптического эффекта, заключающегося в зависимости диэлектрической проницаемости ϵ_1 и соответственно показателя преломления несущего слоя $n_1 = (\epsilon_1)^{0,5}$ от напряженности управляющего электрического поля, позволяет реализовать планарные модуляторы света. Изменение n_1 переводит микроволновод из режима прозрачности в режим непрозрачности. Конструкция электрооптического модулятора очень проста. На поверхности подложки вдоль несущего слоя микроволновода (рис. 6.5.3, г) формируют металлические пленочные электроды, на которые подают управляющее напряжение. Малое расстояние между электродами модулятора позволяет использовать низкие управляющие напряжения (3...5 В).

Для изготовления модуляторов и дефлекторов (сканеров) широко применяют взаимодействие поверхностных акустических и оптических волн. В этом случае используют явление фотоупругости — изменение показателя преломления вещества под действием механических напряжений.

Принцип работы модуляторов и дефлекторов основан на явлениях дифракции Брэгга и Рамана—Ната оптических волн на периодических неоднородностях, обусловленных изменениями показателя преломления оптической среды под воздействием бегущих акустических волн (рис. 6.5.4). При дифракции Брэгга дифракционный спектр состоит из двух максимумов (I_0, I_1). Угловое направление этих максимумов по отношению к фронту звуковой волны определяется известным соотношением Вульфа — Брэгга:

$$\sin \alpha_B = \lambda_B / 2 \Lambda = \frac{\lambda_0}{n_1} / 2 \frac{v_{пов}}{F},$$

где λ_0, λ_B — длины оптической волны в воздухе и микроволноводе соответственно; n_1 — показатель преломления материала несущего слоя микроволновода; $\Lambda, v_{пов}, F$ — длина, скорость распро-




Рис. 6.5.4. Картина распределения излучения при дифракции Брэгга на дифракционной решетке, формируемой бегущей акустической волной

странения и частота поверхностной акустической волны. Чтобы обеспечить наибольшую интенсивность дифракционного максимума I_1 , свет от источника излучения должен падать под углом α_B к волновому фронту акустической волны.

Интенсивность дифракционного максимума I_1 зависит от уровня мощности акустического сигнала $P_{ак}$. Если акустическое поле слабое (дифрагирует небольшая часть падающего излучения), то наблюдается линейная связь между I_1 и $P_{ак}$. На использовании этой связи основан принцип работы модулятора. Принципиально возможна 100%-ная модуляция, т. е. 100%-ное отклонение падающего света ($I_1 \approx I$).

Из соотношения Вульфа — Брэгга видно, что, изменяя частоту F ПАВ, можно изменить угловое расположение дифракционного максимума. Это свойство используется при реализации дефлекторов (сканеров), которые применяются в голографических ЗУ и периферийных устройствах ЭВМ для записи информации на фоточувствительной бумаге. Разрешающая способность дефлектора при ширине луча лазера D определяется соотношением $\Delta\alpha = \lambda_v/D$.

Для изготовления планарных модуляторов-дефлекторов используют кварц, ниобат лития, окись цинка, арсенид галлия, жидкие кристаллы. Несущий слой плоского микроволновода (рис. 6.3.3,а) изготавливают из активного материала (пьезоэлектрика), на поверхности которого формируют элементы для ввода и вывода оптического излучения (дифракционные решетки, призмы), фазовую решетку для возбуждения ПАВ (рис. 6.2.1) и поглощающую нагрузку.

§ 6.6. Электротепловые функциональные элементы

Электротепловые функциональные элементы (ЭТФЭ) используются для решения задач комплексной микроминиатюризации таких устройств низкочастотного диапазона, как фильтры, генераторы, квадраторы, интеграторы и источников вторичного электропитания. При комплексной микроминиатюризации этих устройств необходимо исключить применение трансформаторов, конденсаторов с большой емкостью и катушек с большой индуктивностью.

ЭТФЭ строятся на основе эффектов прямого преобразования электрической энергии в тепловую (эффект Джоуля), тепловой энергии в электрическую (эффект Зеебека) и явлений инерционного накопления и переноса тепла в твердых средах.

Преобразование электрической энергии в тепловую осуществляют обычно с помощью резисторов и транзисторов, расположенных на поверхности среды, поглощающей тепло. При гармоническом воздействии связь между мощностью источника тепла P_n и температурой перегрева его поверхности θ_n определяется соотношением

$$\theta_n = P_n \dot{Z}_T,$$

где \dot{Z}_T — полное тепловое сопротивление источник тепла — окружающая среда или теплоотвод. В простейшем случае полное тепловое сопротивление \dot{Z}_T представляют в виде параллельного соединения теплового сопротивления R_T и емкости C_T , отражающей инерционный процесс накопления тепла. Величины R_T и C_T определяются такими электрофизическими параметрами материала подложки, как коэффициент теплопроводности λ , плотность ρ , теплоемкость c , а также геометрическими размерами источника тепла и подложки.

При выполнении условия $F = \omega/2\pi \geq 1/2\tau_T$, где $\tau_T = R_T C_T$ — тепловая постоянная времени, происходит усреднение температуры θ_n , величина которой определяется средней мощностью источника. Цепь $R_T C_T$ выполняет роль фильтра для переменной составляющей мощности источника тепла.

В устройствах частотной селекции и задержки импульсных сигналов применяют теплопроводы (рис. 6.6.1). Процесс переноса тепла в теплопроводе имеет диффузионный характер. Эквивалентная электротепловая схема теплопровода стержневого типа представляет собой однородную RC-цепь с распределенными параметрами, на вход которой подается тепловой поток мощностью P (аналог источника тока). При гармоническом воздействии отношение температур перегрева в начале θ_1 и в конце θ_2 стержня определяется по формуле, аналогичной (1.4.23),

$$K_\theta = \frac{\theta_2}{\theta_1} = (\operatorname{ch} \sqrt{j\omega R_{T1} l C_{T1}})^{-1},$$

где R_{T1} , C_{T1} — погонные электротепловые параметры стержня длиной l ($R_{T1} C_{T1} = \rho c / \lambda$).

Стержень в совокупности с входным электротепловым преобразователем мощность — температура (или напряжение — температура) и выходным преобразователем температура — напряжение выполняет функцию фильтра нижних частот. На определенной частоте фазовый сдвиг K_θ равен -180° . Для получения генератора такой фильтр необходимо включить в цепь обратной связи усилителя с собственным фазовым сдвигом $\pm 180^\circ$.

В устройствах информационного типа для преобразования температуры в напряжение используют практически линейную зависимость напряжения p - n -перехода диода U_D или транзистора $U_{БЭ}$ (при постоянном уровне тока смещения) от температуры.

Для кремниевых транзисторов $\gamma_T = dU_{БЭ} / dT$ составляет 2... 3 мВ/°С. Такой преобразователь, расположенный на конце стержня, обеспечивает выходное напряжение $U_{БЭ} = \gamma_T \theta_2$.




Рис. 6.6.1. Теплопровод стержневого типа (1) с источником тепла (2) и датчиком температуры (3)

Список литературы

В источниках вторичного электропитания для преобразования температуры в напряжение широко используется эффект Зеебека. В простейшем случае используется объемная составляющая термоэдс полупроводниковых образцов, которая обусловлена генерацией и диффузионным переносом свободных носителей заряда от нагретого конца образца T_T к холодному T_X (рис. 6.6.2). Например, для кремния n -типа с $N_D = 10^{14} \text{ см}^{-3}$ удельная объемная термоэдс $\alpha_{VT} = \partial U_V / \partial T = 1 \text{ мВ}/^\circ\text{С}$.




Рис. 6.6.2. Источники контактной (а), объемной (б) термо-ЭДС и упрощенная конструкция термобатареи:

1, 2 — проводниковые или полупроводниковые материалы с различными электрофизическими свойствами

Для получения приемлемых для практики напряжений $U_{нп} \approx 1 \dots 3 \text{ В}$ термоэлементы соединяют последовательно (рис. 6.6.2, в).

Фильтрация переменной составляющей мощности источника тепла осуществляется соответствующим выбором тепловой постоянной времени τ_T .

1. Ефимов И. Е., Горбунов Ю. М., Козырь И. Я. Микроэлектроника. Физические и технологические основы, надежность: Учеб. пособие для вузов. — М.: Высшая школа, 1977. — 416 с.
2. Ефимов И. Е., Горбунов Ю. М., Козырь И. Я. Микроэлектроника. Проектирование, виды микросхем, новые направления: Учеб. пособие для вузов. — М.: Высшая школа, 1978 г. — 312 с.
3. Фомин А. В., Борисов В. Ф., Чермошенский В. В. Допуски в радиоэлектронной аппаратуре. — М.: Сов. радио, 1973 г. — 128 с. — (Б-ка радиоинженера).
4. Гимпельсон В. Д., Радионов Ю. А. Тонкопленочные микросхемы для приборостроения и вычислительной техники. — М.: Машиностроение, 1976. — 328 с.
5. Роткоп Л. Л., Спокойный Ю. Е. Обеспечение тепловых режимов при конструировании радиоэлектронной аппаратуры. — М.: Сов. радио, 1976. — 232 с.
6. Физические основы надежности интегральных схем/В. Ф. Сынов, Р. П. Пыльцова, Б. К. Петров и др. Под ред. Ю. Г. Миллера. — М.: Сов. радио, 1976. — 320 с.
7. Селютин В. А. Машинное конструирование электронных устройств. — М.: Сов. радио, 1977. — 384 с.
8. Валиев К. А., Орликовский А. А. Полупроводниковые интегральные схемы памяти на биполярных транзисторных структурах. — М.: Сов. радио, 1979. — 296 с.
9. Валиев К. А., Кармазинский А. Н., Королев М. А. Цифровые интегральные схемы на МДП-транзисторах. — М.: Сов. радио, 1971. — 384 с.
10. Кремниевые планарные транзисторы/В. Г. Колесников, В. И. Никишин, В. И. Сынов и др. Под ред. Я. А. Федотова. М.: Сов. радио, 1973. — 336 с.
11. Ермолаев Ю. П., Пономарев М. Ф., Крюков Ю. Г. Конструкции и технология микросхем: Учебник для вузов/Под ред. Ю. П. Ермолаева. — М.: Сов. радио, 1980. — 256 с.

Оглавление

	Стр.
Предисловие	3
Введение	5
Глава 1. Элементы и компоненты гибридных интегральных микросхем	11
§ 1.1. Резисторы	11
§ 1.2. Конденсаторы	35
§ 1.3. RC-структуры с распределенными параметрами	45
§ 1.4. Пленочные катушки индуктивности	50
§ 1.5. Конструкции и свойства бескорпусных полупроводниковых приборов	51
Глава 2. Конструкции гибридных интегральных микросхем и микросборок	56
§ 2.1. Функциональный и интегрально-групповой принципы компоновки микросхем с различной степенью интеграции	56
§ 2.2. Подложки	57
§ 2.3. Пленочный монтаж	59
§ 2.4. Корпуса	67
§ 2.5. Типовые конструкции ГИС и МСБ	72
§ 2.6. Критерии оценки качества конструкции ИС	77
Глава 3. Основы конструирования гибридных и больших гибридных интегральных микросхем	78
§ 3.1. Обеспечение функциональной точности ГИС	78
§ 3.2. Тепловые режимы гибридных ИС	86
§ 3.3. Паразитные связи и помехи в ИС	97
§ 3.4. Обеспечение механической прочности конструкции ИС	108
§ 3.5. Надежность гибридных ИС	109
§ 3.6. Оценка технико-экономических показателей гибридных ИС	117
§ 3.7. Методика разработки конструкции ИС. Конструкторская документация	117
Глава 4. Активные и пассивные элементы полупроводниковых ИС	127
§ 4.1. Методы изоляции элементов ИС	127
§ 4.2. Физические процессы в диодах и биполярных транзисторах	132
§ 4.3. Конструкции диодов полупроводниковых ИС	158
§ 4.4. Конструкции биполярных транзисторов ИС	166
§ 4.5. Физические процессы в МДП-транзисторах	177
§ 4.6. Вольт-амперные характеристики и статические параметры МДП-транзисторов	187
§ 4.7. Основные конструктивно-технологические разновидности МОП-транзисторов	188
§ 4.8. Резисторы	197
§ 4.9. Конденсаторы	202
§ 4.10. Коммутация элементов микросхем. Конструкции выводов	207
Глава 5. Основы конструирования полупроводниковых ИС и БИС	214
§ 5.1. Большие интегральные схемы	214
§ 5.2. Логические элементы ИС и БИС	219
§ 5.3. Микросхемы с функционально-интегрированными элементами	226
§ 5.4. Полупроводниковые БИС памяти	234
§ 5.5. Паразитные эффекты в конструкциях полупроводниковых ИС	247
§ 5.6. Корпуса. Тепловой режим	247
§ 5.7. Разработка конструкций полупроводниковых интегральных микросхем	257
Глава 6. Функциональные микроэлектронные элементы и устройства	260
§ 6.1. Общие замечания	260
§ 6.2. Устройства на основе цилиндрических магнитных доменов	267
§ 6.3. Приборы с зарядовой связью	274
§ 6.4. Акустоэлектронные устройства	279
§ 6.5. Оптоэлектронные устройства	287
§ 6.6. Электротепловые функциональные элементы	287
Список литературы	287