Тенденция повышения рабочих токов силовых полупроводниковых модулей на IGBT до 1000 и более ампер предполагает использование в конструкции модуля параллельное включение большого количества чипов IGBT и обратных диодов. Естественно, что одной из основных проблем при разработке топологии таких изделий является обеспечение распределения тока между чипами, как в статических, так и в динамических режимах.
Как правило, основное внимание уделяется распределению тока между чипами в динамических режимах работы [1- 6], предполагая, что обеспечить равенство протекания постоянного тока не составит проблем. При этом разработчики модулей либо предполагают абсолютную симметричность топологии модуля, либо рассчитывают на выравнивание токов между параллельно включенными чипами за счет положительной температурной зависимости напряжения насыщения коллектор-эмиттер. Однако работ, посвященных количественному анализу факторов, влияющих на статическое распределение тока между чипами, практически нет.
Тем не менее, поскольку вклад статических потерь в перегрев чипов весьма велик, особенно для относительно низкочастотных высоковольтных модулей, проблема является весьма актуальной для разработчиков топологии многоэлементных модулей.
Целью настоящей работы является экспериментальное исследование факторов, влияющих на распределение постоянного тока между параллельно включенными транзисторными чипами в многоэлементном IGBT-модуле.
Основными факторами, влияющими на распределение тока между чипами в многоэлементном модуле, являются два противодействующих механизма. С одной стороны, положительная температурная зависимость напряжения насыщения коллектор-эмиттер обеспечивает выравнивание тока между чипами при их неоднородном нагреве; с другой — неравенство активных сопротивлений элементов конструкции модуля, включенных последовательно с каждым из IGBT-чипов, приводит к неравномерному распределению тока между ними.
Для оценки компенсационной возможности положительной температурной зависимости напряжения насыщения измерялись ВАХ одноэлементных модулей с номинальным рабочим током 200 А и напряжением 1200 В в диапазоне тока коллектора от 50 до 200 А при температурах 25, 90, 120 и 150 °С.
Установлено, что зависимость напряжения насыщения от температуры при больших токах коллектора описывается зависимостью, близкой к линейной, с коэффициентом примерно 1,7 мВ/°С (рис. 1). Следовательно, при разности температур чипов транзисторов примерно 10 °С превышение напряжения насыщения на наиболее нагретом чипе составляет порядка 17 мВ.
В качестве объектов для оценки неравенства активных сопротивлений элементов конструкции и их влияния на распределение тока между чипами в настоящей работе использовались макеты модулей, выполненные по схеме полумоста, каждый элемент которого был собран на одной DBC-подложке и состоял из трех включенных параллельно чипов IGBT и трех чипов обратно-параллельно включенных диодов.
Модули такой конструкции выпускаются большинством производителей силовых полупроводниковых приборов. Макеты изготовлены на чипах на напряжение 1200 В и предельный ток 200 А. Исследуемые образцы выполнены по различной топологии (рис. 2). Варианты с топологией «А» и «В» являются весьма распространенными, так как расположение транзисторных и диодных чипов в шахматном порядке повышает плотность расположения чипов в модуле, особенно при использовании квадратных чипов. Вариант топологии «Б» более пригоден для применения чипов прямоугольной формы.
Очевидно, что во всех трех вариантах наибольшее сопротивление имеет эмиттерная часть токопроводящей системы модуля, состоящая из достаточно узких медных проводников DBC-подложки и системы алюминиевых соединений между металлизацией DBC и чипами. Медные проводники DBС, к которым припаяны коллекторы чипов, имеют значительную ширину, их сопротивление много меньше сопротивления эмиттерной части монтажа, следовательно, влиянием коллекторной части монтажа на неравномерное распределений тока между чипами.
Эквивалентная схема исследуемого элемента полумоста с сопротивлениями участков конструкции, влияющими на распределение тока между чипами, показана на рисунке 3.
В ходе эксперимента проводилось измерение падения напряжения на отдельных участках системы проводников модуля при пропускании через модуль постоянного тока 400 А. Охлаждение модуля — водяное. Точки, между которыми производились измерения падения напряжения для макетов с разной топологией, упрощенно показаны на рис. 2-3, соответственно. Потенциалы в разных координатах транзисторного и диодного чипов изменяются в направлении протекания тока, поэтому измерения потенциалов проводились во всех точках приварки алюминиевых проводников и для каждого чипа бралось среднее значение. Результат измерений приведен в таблице 1.
Таблица 1. Результат измерений макетов с различной топологией
| Точки | Топология А | Топология Б | Топология В | |||
|---|---|---|---|---|---|---|
| ΔU, мВ | R, мОм | ΔU, мВ | R, мОм | ΔU, мВ | R, мОм | |
| 1-2 | 73 | 0,388 | 110 | 0,686 | 162 | 1,05 |
| 1-3 | 170 | 0,959 | 99 | 0,495 | 146 | 0,664 |
| 1-4 | 146 | 0,778 | 114 | 0,607 | 218 | 1,21 |
| 1-5 | 74 | 57 | 104 | |||
| 1-6 | 114 | 85 | 114 | |||
| 1 — 7 | 32 | 0,08 | 28 | 0,07 | 34 | 0,085 |
| ΔR, % | 80,6 | 32 | 56 | |||
Сопротивление участков цепи для всех вариантов топологии рассчитывалось по следующим соотношениям:
Здесь в знаменателях указаны значения тока через отдельные участки цепи при условии его равномерного распределения. Размах сопротивлений участков цепи, определяющий распределение тока между транзисторами, рассчитывался следующим образом:
Из результатов измерений следует, что размах значений сопротивления участков цепи от общей точки до каждого из чипов во всех вариантах топологии различен и составляет от 32 до 80 %, что, несомненно, обуславливает и различную степень равномерности распределения тока между чипами. Наиболее равномерное распределение тока обеспечивается во втором варианте топологии. Выравнивание сопротивлений отдельных участков цепи достигнуто подключением первого к общей точке транзистора через проводники соответствующего ему обратного диода.
Оценить возможность компенсации неравномерного распределения тока через каждый из трех транзисторов модуля за счет положительной температурной зависимости напряжения насыщения коллектор-эмиттер в модулях с первым вариантом топологии можно сопоставив величину сопротивления различных участков цепи со значением динамического сопротивления транзистора в открытом состоянии. Для используемых в нем чипов типичное значение динамического сопротивления равно около 8 мОм, а порядок сопротивления участков цепи, влияющих на распределение тока — от 0,55 до 1,00 мОм (точнее определить сложно из-за разных значений тока, протекающих по разным участкам цепи). Следовательно, разность значений сопротивления цепи составляет порядка 5-7 % от динамического сопротивления транзистора, что приведет примерно к такой же разнице в значениях тока, протекающего через ближний к общей точке и дальний от нее чипы, и, соответственно, к разнице в температуре перегрева чипов порядка 10 °C.
Эта разница не сможет быть скомпенсирована положительной температурной зависимостью напряжения насыщения, т. к. при перегреве в 10 °C, как было показано выше, приращение значения напряжения насыщения составит около 17 мВ, в то время как разность между падениями напряжения на участках цепи до первого и третьего чипов составляет около 70 мВ.
При анализе распределения тока между чипами необходимо также учитывать, что сопротивления проводников, включенные в цепи эмиттеров транзисторов, являются элементами местной обратной связи, которая оказывает влияние на распределение тока между транзисторами в активном режиме. Поскольку транзисторы находятся в активном режиме только во время коммутации, влияние местной обратной связи на статическое распределение тока отсутствует, но для корректной работы модуля в динамических режимах также желательно, чтобы сопротивления в эмиттерах транзисторов были максимально одинаковыми.
Неравномерность в распределении тока между транзисторными чипами модуля и обусловленная ею разность в температуре перегрева чипов приводит к снижению надежности работы модуля в циклических режимах. Для оценки стойкости модулей с различной топологией к воздействию циклической токовой нагрузки были проведены испытания в режиме, обеспечивающим ускоренную деградацию паяного шва между чипом и DBС-подложкой.
Испытания проводились при воздействии на образцы греющего тока прямоугольной формы амплитудой 400 А. Длительностью импульсов греющего тока и длительность периода охлаждения были равны 3 с, охлаждение испытуемых образцов водяное. Перепад температуры чипов в моменты времени, соответствующие максимальному и минимальному значению температуры, измерялся по термочувствительному параметру и составлял 85 °С. Количество циклов нагрев-охлаждение до отказа образцов с топологией, приведенной на рис. 2, топология «А», составило около 200 тысяч, причем практически у всех образцов отказывал ближний к общей точке модуля чип, через который протекает наибольший ток. Образцы с топологией «Б», приведенной на рис. 2, выдержали до отказа более 350 тысяч циклов.
Выводы
- Показана актуальность учета факторов, влияющих на статическое распределение тока между чипами при разработке топологии многоэлементных IGBT-модулей.
- Показано, что выравнивание распределения тока между чипами за счет положительной температурной зависимости напряжения насыщения имеет ограниченные возможности.
- Произведена экспериментальная оценка надежности работы в циклических режимах многоэлементных модулей с различной топологией.
- Показано, что одним из способов выравнивания тока через транзисторные чипы является использование сопротивления алюминиевой системы проводников, например, подключение ближайшего к эквипотенциальной точке транзистора через проводники соответствующего ему обратного диода.
Авторы: Верёвкин В. В., Стригунов С. Л., Пилипенко А. П., Волобуев К. А.
Список литературы
- Bäßler M., Münzer M., Burkert S. Research of current distribution in IGBT-modules with multiple chips in parallel //PCIM Europe. — 2005.
- Wu R. et al. Comprehensive investigation on current imbalance among parallel chips inside MW-scale IGBT power modules //Power Electronics and ECCE Asia (ICPE-ECCE Asia), 2015 9th International Conference on. — IEEE, 2015. С. 850-856.
- Chen N. et al. Dynamic characterization of parallel-connected high-power IGBT-modules //IEEE-transactions on industry applications. — 2015. — Т. 51. — №. 1. — С. 539-546.
- Morishita K. et al. Investigations of parallel connected IGBT’s using electromagnetic field analysis //Power Electronics and Applications, 2005 European Conference on. — IEEE, 2005. — С. 5 pp.-P. 5.
- Liang K. et al. Research and measurement of chip current imbalance in IGBT module with multiple chips in parallel //Electrical Machines and Systems (ICEMS), 2013 International Conference on. — IEEE, 2013. — С. 1851-1856.
- Azar R. et al. The current sharing optimization of paralleled IGBTs in a power module tile using a PSpice frequency dependent impedance model //IEEE Transactions on Power Electronics. — 2008. — Т. 23. — №. 1. — С. 206-217.
